內存的新時代要來了。
從最早的作為焊接在主板上的 IC 電子元件，到更為人性化的“插拔式”內存條，內存條的發展也經歷了從 SIMM（單列直插式內存模塊）、EDO DRAM（擴展數據輸出內存）、SDRAM（同步動態隨機存取內存）到 DDR（雙倍速率同步動態隨機存儲器）這幾個階段的技術革新，DDR 作為一種在性能與成本之間折中的解決方案，從一出生就佔據著明顯優勢，並經歷了 DDR2、DDR3、DDR4 的更迭，但與此同時也迎來了新的問題。
DRAM 內存升級之路漫漫
從本質上講，內存分為作為程序運行的空間（DRAM）和存儲數據的空間（NAND）兩個用途，但在現階段，單位價格的增長容量緩慢和速度跟不上 CPU、由於在每個時鐘週期內要給小電容重新放電造成的能耗過高的問題，成為了商業用戶的心頭之痛，無論是數據中心、高性能計算還是運營商網絡，DRAM 的這些問題都帶來了不小的麻煩。DRAM 的技術瓶頸無法滿足日益增長的容量速度功耗需求。
DDR 圖示
基於 DRAM 本身的侷限性，DDR 的進步也比較緩慢，從 DDR3 到 DDR4 的進步足足花了 5 年有餘，而市面上“最新”的 DDR4，也是在 2012 年開始發佈第一版的。得益於半導體工藝的進步，在今年 7 月份，JEDEC 固態技術協會也是發佈了下一個主流存儲器標準 DDR5 SDRAM 的最終規範，這可謂是千呼萬喚始出來，同時也標誌著存儲器開發的又一個重要里程碑。
JEDEC 發佈 DDR5 規範
雖然按照 JEDEC 原本的計劃，DDR5 的最終規範本應該在前年推出，但絲毫沒有影響 DDR5 最終規範的重要性，與之前的每次迭代更新一樣，DDR5 的內存密度和速度再次得到了更新。單個存儲芯片達到了 64Gbit 的密度，相較 DDR4 的最大 16Gbit 密度提升了 3 倍；最大內存速度為 6.4Gbps，是 DDR4 的兩倍；Burst Length 從 8n 增加到 16n 這樣在時鐘頻率不變的情況下可以實現帶寬翻倍。
DDR5 可以使系統通道數再翻倍
與此同時，DDR5 也有一些新特性，例如 I/O 和 CA 通道的訓練模式、DFE、On-die ECC 等功能，都是對服務器、數據中心等等的重大利好，但這些這也將帶來更多的設計、測試和兼容挑戰。預計到 2023 年上半年，DDR5 將成為主流的 DRAM 技術，基於新標準的硬件將在服務器級別開始採用，然後再推廣到客戶端 PC 和其他設備。美光首席架構師、高級技術成員、JEDEC 理事會成員 Frank Ross 表示，DDR5 標準為業界提供了主存性能方面的關鍵進步，使下一代計算能夠將數據轉化為對雲、企業、網絡、高性能計算和人工智能應用的洞察力。
美光首席架構師、高級技術成員、JEDEC 理事會成員 Frank Ross
而上文曾提到的能耗過高的問題也有望在 DDR5 時代得到解決，DDR5 的 Vdd 從 DDR4 的 1.2V 降低到了 1.1V，性能得到了翻倍，從而降低了每bit的功耗。IT 行業不斷增長的能源需求是一個日益嚴重的問題。之前曾有數據預測到 2030 年，IT 技術和通信技術將消耗全 20% 的電力，而這會隨著人工智能、區塊鏈和大數據等高性能應用消耗越來越多的能量而不斷增加。例如，訓練一個人工智能模型，其碳排放量是美國普通汽車平均壽命期內（包括製造過程）排放的 5 倍。對於那些注重氣候和預算的企業來說，DDR5 不僅可以節省數據中心的運營成本，同時也讓他們無需擔心能耗過高的問題。
相比 DDR4，DDR5 的 VDD 降低到了 1.1V
作為一家創新內存和存儲解決方案的廠商，美光在今年 1 月份宣佈將開始出貨 DDR5 寄存型 DIMM（RDIMM），以第三代的 10 納米級 1z 納米制程打造（1z 納米制程大概位於 12 到 14nm 節點之間），ECC DIMM 規格，頻率 DDR5-4800，相較 DDR4-3200 存儲器性能提升了 87%，從而應對下一代服務器負載。
如同以往一樣，每次制定新的 DRAM 標準時，必須要克服很多挑戰才能開發出性能過硬的解決方案，美光從一組與性能、功耗和特性相關的目標開始入手，將每個目標與其他目標進行對比分析，以找到架構的“最佳應用點”。同樣地，在設計複雜性、功耗和性能方面，美光的設計和驗證團隊、架構專家和產品工程團隊在 DDR5 的定義和開發過程中，通過加強協作來設計電路和系統，並進行全面的仿真和數據分析，最終得到了相對完善的設計。
為了實現較高的目標寬帶，美光結合了 DFE 等新特性，目的是使系統能夠在所要求的信號和時序餘量下工作。為了提高可靠性並支持將來的 DRAM 擴展，美光在設計過程中增加了硅片糾錯碼，從而可以對很多不同的方案進行評估以促進最優實現。而一些其他從 DDR4 升級到 DDR5 的新特性，例如使用單週期對比雙週期命令，以及增加命令總線帶寬等，則需要在功耗和複雜性之間進行權衡，最終採用了新的刷新模式來提高數據總線的利用率，但增加了複雜性。
美光年初出貨 DDR5 寄存型 DIMM
當前快速擴展的數據集和計算密集型應用程序導致的高級工作負載促進了處理器內核數量的增長，而當前的 DRAM 技術難以滿足其帶寬需求。DDR5 對由指數級數據增長驅動的下一代應用，例如大數據、高性能計算、人工智能和機器學習應用十分有利。在 Frank Ross 看來，為了處理流經這些應用的大量數據，服務器和數據中心基礎設施需要更大的內存帶寬，而這是前幾代 DRAM 做不到的。隨著數據的爆炸式增長，從這些數據中心工作負載中實現價值並提取價值的關鍵在於 DDR5 可以提供性能更高、密度更大、質量更好的內存。
DDR5 與前幾代 DDR 內存性能對比
為了確保合作伙伴能夠隨時獲得他們所需的技術信息和產品來消除採用 DDR5 時可能遇到的障礙，今年 7 月美光啟動了一項綜合的技術賦能計劃（Technology Enablement Program, TEP），在該項計劃中，之前採用 DDR4 的企業可以隨時獲得過渡到 DDR5 時所需要的的資源。隨著商用 DDR5 支持平臺的推出，美光也將提供 DDR5 顆粒和模組的指南，從而幫助企業根據實際需求選擇和驗證合適的美光 DDR5 產品。
美光啟動 DDR5 賦能計劃
加入到賦能計劃的合作伙伴，除了可以得到美光提供的物理樣片之外，還可以得到電氣和熱模型、行為/功能模型、信號完整性模型和生態系統支持。從而提升服務器平臺和嵌入式系統的開發。
美光計算與網絡事業部業務發展總監 Jim Jardine
美光計算與網絡事業部業務發展總監 Jim Jardine 稱：“在 DDR5 生命週期的這一階段，我們不僅重視為合作伙伴提供美光產品相關的信息和資源，更重視在合作伙伴與生態系統之間建立聯繫，這些生態系統的合作伙伴可以幫助設計 DDR5 接口和控制器，例如 Cadence、Montage、Rambus、Renesas 和Synopsys 等企業。”
與任何新生技術一樣，DDR5 整個的生態系統也需要時間並整合產品和解決方案。美光方面認為其專長、知識和帶頭作用有助於指導合作伙伴採用 DDR5。其 TEP 計劃和全球佈局規模使得合作伙伴更容易參與其中。美光的賦能計劃旨在為這些合作伙伴提供一種智能的方式來實現自助服務，例如方便的獲取電氣和熱模型、數據手冊和培訓材料，以便他們能夠以適合自己的速度向前推進。
作為 DDR4 的後繼者，DDR5 是下一代同步動態隨機存取存儲器。從 DDR4 到 DDR5 的跨越是一個更大的飛躍，在需要更多帶寬的驅動下，DDR5 性能更強、可擴展性更高、支持密度更高，在引領大數據和 AI 時代方面，牢固地佔據了一席之地。美光作為較早做出 DDR5 規劃的廠商，不僅早早將 DDR5 納入路線圖，並在今年推出了 1z 納米制程 DDR5 寄存型 DIMM ，並計劃在未來陸續推出 1α 和 1β 納米制程。在可預見的未來數年來，無論是技術還是產品方面，DDR5 的成熟終將為存儲市場再次注入新的生命力。
