DDR SDRAM的內部結構Cell Structure

最近想對DDR瞭解多一點,看標準的時候發現有些概念還是不清楚,比如預充電Precharge是什麼?刷新Refresh,又是為什麼?要知道這些問題的答案,就需要知道DDR內部存儲單元結構,通過查閱資料,總結如下,分享給大家。

DDR SDRAM Bit Cells

DDR SDRAM是類似一個網格陣列,其中基本存儲單元稱之為cell。

DDR SDRAM的內部結構Cell Structure


每個Cell包含一個電容Cbit和一個FET管,能個存儲一個bit的數據。如下圖。Row(word)line稱為字線,也就是DDR的行地址線,它連在了FET的g極。通過控制字線電壓就可以控制FET的開啟與關閉了,也就可以對Cbit電容進行充電或者是放電了。

Cbit裡面如果存儲有電荷,即S端電壓為VCC,那麼就是存儲的1,否則就是存儲的0。

Ccol為寄生電容。

DDR SDRAM的內部結構Cell Structure


Cell是如何讀寫的呢?

DDR SDRAM的內部結構Cell Structure


以上圖Cell0為例子

讀過程

1---首先關閉所有字線,W0,W1…Wn。讓所有FET均不導通。

2---然後將位線B0通過預充電開關Precharge(圖中未畫出)拉到Vcc/2,即VB0=Vcc/2。(這個操作就是預充電Precharge)

3---再斷開預充電開關PrechargeSwitch,停止充電。

4---將W0置為高電平Vcc,此時Cell0的FET導通。

如果原來存儲的是1,Cbit電壓大於VB0,那麼Cbit會對字線B0充電,使得VB0>Vcc/2,此時VB0經過放大器SenseAMP後放大電壓到VCC電平,即讀出1。

如果原來存儲的是0,Cbit電壓小於VB0,於是字線B0會對Cbit充電,使得VB0DDR SDRAM的內部結構Cell Structure


寫過程

寫0

1---首先將位線B0拉低

2---然後將W0拉高,打開FET,Cbit通過B0放電置GND

3---拉低W0,完成寫入0

寫1

1---首先將位線B0拉高

2---然後將W0拉高,打開FET,Cbit通過B0充電至VCC

3---拉低W0,完成寫入1

DDR SDRAM的內部結構Cell Structure


DDR為什麼要刷新

其實瞭解了Cell結構,這個答案就很清楚了,DDR的數據保存就是通過Cbit電容保存電荷,因為漏電流的存在,如果長時間不操作Cell,那麼電荷就會漏光,保存的數據就沒有了。

所以為了保存住數據,需要定期對Cell單元裡面的數據進行讀取,然後再寫入,這個過程就叫刷新



分享到:


相關文章: