【CSDN編者按】RISC-V是RISC（Reduced Instruction Set Computing，精簡指令集）的第五代版本。由圖靈獎獲得者、RISC的發明者David Patterson教授在 2010 年，帶領加州大學伯克利分校的團隊花了3個月時間完成了RISC-V指令集的初始設計開發。RISC-V 2019 Summit是由RISC-V基金會舉辦的峰會。幾個月前，RISC-V 2019 Summit在硅谷舉行，阿里巴巴平頭哥科學家拜倫參會。會後，他寫了這篇行紀，文中以北斗星星的名字，對照了參會的公司和機構。那麼，他都有哪些心得？一起來看這篇深度好文！
作者 | 拜倫
出品 | CSDN（ID：CSDNnews）
十二月灣區的陰雨霏霏，但卻並沒有降低人們從世界各地湧來硅谷，參加RISC-V 2019 Summit大會的熱情，因為這次大會必將是RISC-V的群星閃耀時刻。與會者中也包括不遠萬里，從杭州和上海趕來的四位阿里巴巴平頭哥IoT團隊的同學，我作為阿里巴巴達摩院計算技術實驗室的一員，也有幸參加了這次開源硬件界的頂級會議。
當下RISC-V基金會的Board of Directors共有七位，分別代表了七家公司或大學，即SiFive、UC Berkeley、NXP、NVIDIA、Microchip、Western Digital以及Bluespec。這七家可謂是RISC-V組織裡的七大長老。這次大會七大長老幾乎也全部到齊。
如果說RISC-V為計算機架構開闢出了一片清明的天空，那這七大長老就好比這片RISC-V天空中的北斗七星。
RISC-V北斗七星
下面我將不失偏頗地以個人評判為準繩，來將這七家公司和大學對號入座到北斗七星的星位。並按照各家所做Presentation的先後順序以及文章結構之需要，來介紹他們。當然關於下文中的星象觀點，大家見仁見智，喜歡占星術的人也許會從中看出完全不同的RISC-V天象。
天權-UK Berkeley
天權又名文曲，北斗第四星。作為RISC-V七長老中唯一的學術機構，由David Patterson教授在Board of Director中所代表的UC Berkeley，當之無愧文曲星的稱號。十年前，RISC-V誕生於UC Berkeley，如今在世界各地開枝散葉，也許UC Berkeley可以自豪地說一句：天下RISC-V皆出我！
這次的大會上，Patterson做了一個關於為物聯網和嵌入式系統定製的Benchmark - Embench的介紹。繼上次Hotchip 2019後，這是我時隔四個月，再次見到這位大師。
Patterson指出，35年前開發出的Dhrystone，早該壽終正寢了。特別是在IoT和Embedded System領域，需要一個全新的Benchmark標準。所以他們推出了Embench，目前由下列20個 測試程序組成，而不是像Dhrystone那樣是一個綜合的程序。
Patterson認為對於像Embedded System這樣Memory寸土寸金的地方，Code Size和Performance一樣重要。所以他展示了ZTH的RI5CY這款核，在不同的GCC優化以及ISA Extension下，對Code Size和Performance的影響。
同時他質疑為了些許性能提升而使Code Size大增的價值所在。比如使用像Loop Unrolling，Inline Procedure這樣的優化可能提速1到1.5倍，但Code Size卻增加2到3倍，那這樣對Embedded System來說還是不可取的。
最後他又比較了Embench在不同的Architecture， 以及不同的GCC Option下的Code Size，如下圖所示。很明顯ARM還是有一定優勢的，不過Patterson也指出過去幾年RISC-V GCC 的進步也不小，和ARM的差距在不斷地縮小。
對此，我有一點小小的想法，如果用ArmCC而不是GCC來在ARM上跑Embench，那RISC-V和ARM的差距會不會更大？後面NXP的一個演講也多少證實了我的這個想法。
開陽-SiFive
開陽又名武曲，北斗第六星。武曲星又為財帛宮主星，也以財星著稱。由於UC Berkeley和SiFive的淵源，一文一武，一個踏踏實實做學術，另一個風風火火做商業，倒是相得益彰。
這次RISC-V Summit 2019上，作為七大長老中唯一的Ruby Sponsor，要數SiFive的場子最大，演講最多。要說SiFive的IP Core Portfolio還是比較全的，同時在工具鏈和開發環境上也有不俗的表現。
下面僅就SiFive報告中的兩場做些介紹，一場是Security Platform，另一場關於Vector Processor。
Security的重要性不言而喻，特別是現在有了無處不在的物聯網，畢竟誰也不想哪天臥室裡的天貓精靈被黑了，半夜開始講鬼故事，或者你的Tesla在該踩剎車時，反而加速並用最大的音量演奏《啊朋友再見》。
雖然這種魔幻現實主義風格的惡意攻擊很少出現，但IC、IP、IQ卡的密碼，以及位置信息，通信記錄這些敏感數據，卻是攻擊者一直覬覦的對象，而類似於Meltdown、Spectre這樣的硬件漏洞，為直接攻擊硬件而獲取超級權限提供了便利途徑。
如果在RISC-V這樣開放的指令集架構上設計Encryption、Root of Trust等保護措施，便有可能從源頭遏制對硬件的攻擊，比如對Cache的攻擊。這次SiFive便介紹了SiFive shield安全平臺，支持Crypto Engine、Secure Boot等功能。
雖然SiFive列出了很多安全解決方案，但是其中相當一部分還沒有正式Release。
同樣，他家的Vector Processor也還沒有做Official Announcement，所以具體信息不太多，而且演講人在互動回答階段，對相關的細節問題也是語焉不詳。
搖光-Western Digital
搖光又名破軍，北斗第七星。以Western Digital這幾年在RISC-V社區裡的衝勁和願景，倒是很契合破軍星這個先鋒隊的名字。下面一張圖反映了Western Digital在RISC-V圈裡的發展史和未來規劃。
大會上Western Digital介紹了三款自研的SweRV RISC-V 核, 其中SweRV Core EH2號稱是第一個商用嵌入式雙線程RISC-V核。
Western Digital主要將SweRV用在自家的Flash Controller裡，以Western Digital在存儲行業的佔有率和出貨量，如果他的HDD和Flash都用自研的RISC-V，那他們定下的1 Billion的RISC-V核出貨量的目標應該很快就能實現。
同時Western Digital還展示了一個名為OmniXtend的支持Cache Coherence的互聯架構。
這個架構既支持點到點互聯，也支持通過Programmable Switch互聯。這種片間互聯是通過高速的Ethernet，而不是相對較慢的PCIe。值得注意的是，Habana Training芯片也是用Ethernet來實現RDMA，以達到多片互聯的。
Western Digital展示了當前幾種互聯架構的比較，包括炙手可熱的由Intel提出的CXL架構。如果單純從這張表來看，OmniXtend確實存在一定的優勢。但現在除了SiFive與Western Digital合作去驗證OmniXtend外，即便在RISC-V社區內，OmniXtend也並沒有打開太大局面，更別說打入由X86主導的Data Center領域。
不過值得肯定的是，Western Digital將OmniXtend以及SweRV一起開源並貢獻給了CHIPS Alliance。CHIPS Alliance的主席Zvonimir Bandic也在大會上做了一個Keynote Speech。這家組織旨在開發並促進高質量開源硬件，開發諸如RISC-V、Neural Network Accelerator、PCIe這樣的通用IP，以及軟件設計工具，以降低芯片開發設計成本。
我們平頭哥的戚肖寧博士代表阿里擔任CHIPS Alliance的Governance Board Member，同時也是另一家開源組織OpenHW Group的Board Director。
天樞-NXP
天樞又名貪狼，北斗第一星。至於為什麼把北斗第一星位給了NXP，如果非要找個理由的話，我只能說NXP的一位演講者來自英國，擁有濃厚的蘇格蘭口音以及一個蘇格蘭姓氏Boggie。
蘇格蘭的Boggie先生為大家帶來了一款名為SESIP的Security Meta-Framework。Boggie表示現在業界及各國的Security Standard、Certification太多，供應及成本都是問題。所以他們希望以NXP在IoT Security方面的優勢，來做一些統一化的努力。
另外NXP也給了一場關於Code Size的演講，主講人展示了兩款安全軟件i.MX 及CryptoLib在ARM和RISC-V上Code Size的比較。有意思的是，這個Cryptolib在RISC-V上，比用了ArmCC後在ARM Cortex M4上的Code Size大很多。主講人也說這個有些出乎意料，需要再研究一下。
這也印證了之前我在Patterson演講的介紹裡提到的一點疑惑。由於Code Size的大小對於Embedded System可謂生死攸關，如果RISC-V的Compiler及架構能在這方面不斷拉近和ARM的距離，必定會加速業界對RISC-V的Adoption。
天璇-Microchip
天璇又名巨門，北斗第二星，巨門入命宮，主人口才好。鑑於Microchip的Keynote Speaker講了好幾個小故事，就把這個星位給他家了。
Microchip在過去的幾年裡收購了MicroSemi以及Atmel，在FPGA領域投入很大。這次主推了他們的PolarFire SoC FPGA Flatform幷包括Libero SoC IDE開發工具，支持RISC-V以及ARM。
這款SoC是將ASIC的RISC-V多核以及FGPA混合在一起，上圖中深綠色為以低功耗64-Bit的Multi-Core RISC-V為核心的Microprocessor Subsystem，其中4個核是Cache Coherent的Application Cores，另一個作為Monitor Core。而黃色的部分是可編程的FPGA，根據需求的不同，Microchip提供從25K到460K不等Logic Elements（LEs）的選項。FPGA部分還提供諸如額外的Peripheral，特定的算法加速器這樣的擴展。
Microchip的網站對比了PolarFire和其他基於SRAM的SoC FPGA，通過一種CoreMarks Per Watt的比較方式，體現了PolarFire在功耗方面的顯著優勢。
靈活性和拓展性由FPGA來提供，而High Performance由RISC-V的ASIC來保證，確實是一種不錯的架構混搭。當然真正的樣片要到2020年三季度才能出來，讓我們拭目以待吧。
天璣-NVIDIA
天璣又名祿存，北斗第三星，據傳為財富之星。以NVIDIA的財大氣粗，擁有天璣這個星位算是名至實歸。
早在2016年， NVIDIA就宣佈放棄已使用多年的In-House Falcon（FAst Logic CONtroller）架構，轉而使用RISC-V作為GPU內部的Embedded Micro-Controllers。而且NVIDIA也在別的產品中使用了RISC-V，比如在其Multi-Die AI Inference Engine RC18中便使用基於Rocket的RISC-V。
不過關於NVIDIA自研RISC-V方面的消息很少，這次的大會他們也沒有做任何的演講。
玉衡-Bluespec
玉衡又名廉貞，北斗第五星。“自古廉貞最難辨”這句話代表了古人對於這顆捉摸不定的星的費解程度。用這顆星代表Bluespec也算恰如其分，它在這次的大會上也沒有任何演講，只好像在展廳裡有一個不太起眼的展臺，淹沒在其他的RISC-V群星當中。所以我不得不拜訪他們的網站，去一窺究竟。
從其網站看，Bluespec算是All in RISC-V了。除了自家開源的兩款用BSV寫的RISC-V核Piccolo（3-Stage, In-Order Pipeline）和Flute (5-Stage, In-Order Pipeline)外， Bluespec的側重點是一套叫RISC-V Factory的工具，提供從評估，開發，驗證，一站式服務。目前支持Rocket，RISCY以及自家的RISC-V核。可惜網站上信息很少，我一時也找不到關於這款工具的更多資料。
最後說說阿里平頭哥
北斗七星光彩照人，但在我眼裡，夜空中最特別的星星無疑是我們阿里平頭哥。
先讓數據說話，下面這張圖來自平頭哥IoT團隊陳晨同學在RISC-V Summit大會上的Slide。
通過和現今一些主流的RISC-V核比較，在單核CoreMark/MHz這個硬核指標上，平頭哥的Xuantie910（玄鐵910）還是遙遙領先的。
除了上面的比較外，我又蒐集了一個更全面些的RISC-V核列表，總結如下，包括一些在大會上Announce的RISC-V核。
從表中可以看出除了SiFive 還沒有揭開他們最新的U84的神秘面紗外，其他RISC-V與玄鐵910還是有一定差距的。比如和玄鐵910跑分最接近的SweRV EH2也是在激活雙線程後，才堪堪和玄鐵910拉近了距離（其單線程模式下，SweRV EH2的CoreMark跑分只有4.9）。
關於玄鐵910的一些介紹，請詳見下圖，從2019年7月玄鐵910官宣以來，這還是我第一次看到如此詳細的對外宣介。雖然當初官宣時，消息佔滿了國內外各大頭條，但是其中的概述根本無法滿足人們對這個RISC-V跑分王的強烈興趣。甚至當時還有媒體亂分析說，7.1 CoreMark跑分是16核加在一起的，其水平只相當於好幾年前ARM的A系列核的水平。
這次大會上的分享再次徹底地粉碎了這種謠言。當時現場的參會人員無不高舉手機不停地對Slide拍照，饕餮著這次難得的分享。
除了上面所述的玄鐵910，陳晨又簡要介紹了超低功耗架構的玄鐵902，其實9系列裡還有906，玄鐵大家庭裡還有8系列，整個產品線覆蓋了從嵌入式系統，低功耗IoT，到高性能Data Center，車載系統的各類不同需求。
雖然我並沒有參與玄鐵的研發，但作為平頭哥的一員，我也感到非常自豪，我想每一個阿里人也會感到自豪！
阿里AIS震旦團隊
阿里AIS的震旦編譯器團隊與平頭哥交相輝映。這次大會上，震旦編譯器團隊也帶來了與達摩院計算技術實驗室以及平頭哥IoT團隊的合作成果，在震旦編譯器上實現RISC-V的Vector指令以支持IoT領域的AI應用加速。
當RISC-V的Vector指令集擴展剛剛出來時，震旦團隊就已經開始佈局在LLVM上對其支持。
由於IoT對硬件資源“錙銖計較”的特性，震旦編譯器精準地選取出一個Vector擴展指令中最小子集，旨在降低硬件架構設計複雜度的同時，最高效率加速AI模型。
可以看到無論是在指令數減小（指令數的多寡直接影響Code Size的大小）還是模擬器給出的性能提速方面，震旦編譯器在應用了定製的Vector指令後，都有驚豔表現。
作為一個誕生了才10年的CPU架構，比起正值盛年的ARM，RISC-V還算是個少年。但僅從這第二屆RISC-V峰會的參與人數，關注度來看，這個少年已經屹立於芯片行業的強林了。
梁任公在《少年中國說》中有言：“惟思既往也故生留戀心，惟思將來也故生希望心；惟留戀也故保守，惟希望也故進取；惟保守也故永舊，惟進取也故日新”。衷心祝願RISC-V這個少年，苟日新，日日新，又日新！
作者簡介：拜倫，阿里巴巴平頭哥科學家。
閱讀更多 CSDN 的文章
