縮影粒子
關於這個問題我之前說的不夠清楚，誤導了問題本身，這次做了修改，希望更容易理解。大家知道有焦耳公式的，是單位時間內電流通過導體產生的熱量。芯片也適用，只是芯片是一個超大規模半導體，不是純導體。可以認為在芯片內部任何一個週期內有一半是開的一半是關的。芯片內部是大規模的開開關關的過程。形成了千萬個交叉開關，所以就能根據功耗和芯片體積和製程尺度在單位時間內計算出參與運算的門數量。門數量就是運算浮點數，也是運算速度。這個算法只是理論值不是絕對精度，絕對精度由操作系統得出。
在微觀上，千萬個門的交叉開關由三維層連接，用時鐘線、地址線、控制線具體操作。這三種功能線可以和與門、或門、非門、與非門、或非門、與或非門、異或門等幾種組合門電路相互轉換。其中最重要的時鐘線，可以說這是一次控制多少門數量的深度，我們叫做頻率。即使1v的低電壓也遠遠超過硅(0.5v)製程工藝的電壓，泵送電子的速度就是頻率。簡單說就是把一個晶體管門以極快速度開關直到無法維持門開關的能力，這個頻率就是能打開的門電路數量深度。對一個門電路來說開關頻率越高時間越短能耗越低，導通時間被微分稀釋了，但對一堆門電路來說頻率越高開關時間越短能耗就越高。因為導通時間被積分增加了，這就是交叉開關的效應。這個關係很多人一直未能理解。原因是不瞭解計算機控制原理。相信我已經說的夠簡單了，很多人有人喜歡超頻，就是提升CPU電壓達到的。但是內核電壓是有極限的，提高到晶體門開關極限就再無能為力了。電壓越高發熱量越大，熱量造成門失效信號出錯CPU不穩定，甚至運算能力不再提高反而下降。所以用提高電壓和散熱不能解決根本問題，解決問題的辦法就是不斷減小製程工藝。用更低的電壓驅動更多的門數量。這樣功耗就越來越低，但一直減小製程又會出現新的問題，而那麼低的電壓能開多少層門就牽涉到更專業的知識了 ，材料科學、電子動力學和計算機編碼和控制原理，無法一一簡答，材料科學和電子動力學在微觀上讓我們瞭解到微觀的量子特性、工藝問題等。又多了一個量子學。微觀尺寸上材料特性工藝和電子穿隧效應難題。量子隧穿效應說簡單點就是電路與電路的距離減小到一定程度時電子會以難以解釋的方式運行，突然消失或者憑空出現。這些不可控會使漏電增加，門控制失效，信號出錯。太多能耗被浪費在控制電子運動上。發熱量增大性能卻沒啥變化。曾經90納米時就有人認為已經觸碰到物理極限，難以繼續發展，沒想到如今突破7納米，摩爾定理都要失效了。過去的材料主要為硅，然而硅的電子遷移率現已不符需求，為了進一步提升運算速度，尋找新的信道材料已刻不容緩。一般認為，從10納米以後，III-V族或是硅鍺等高電子遷移率的材料將開始陸續登上先進製程的舞臺。III-V族的電子遷移率則更勝鍺一籌，約為硅的10到30倍，但美中不足的是III-V族的電洞遷移率相當的低。n型信道將會選擇III-V族作為使用材料，並結合鍺作為p型信道，以提高運算速度。
低研一下
對來自各方面的信息進行識別讀取，放大，解碼，運算，處理等一系列加工，然後向終端設備輸出指令信息，完成(cup所應有的執行功能！
誠信為本54333225426
對於cpu來說，主要做的是數字運算，也就是在不停的算0還是1，用電壓來說，比如1.8v就是1，而0v（理想情況）就是0。其中1.8v就是電源線vcc的電壓，而0v就是接地線vdd的電壓~每個基本cmos元件基本都會一頭接vcc，另一頭接vdd，然後根據前級輸入來確定自己該輸出高電平還是低電平~也就是說，這些晶體管在供電部分是並聯的關係，數據處理的部分可以看成是串聯~而數據處理之後得到的數據都會被vcc或者vdd將電平拉至高電平或者低電平。
半個西瓜dear
這個還真不知道，問一下？英特爾CPU和AmdCPU的廠家他們知道，他們知道.就算他們知道，也不會告訴你，這是核心的機密
方圓電腦家電維修
CPU主要是信號處理工作，它不是做功的功率元件，所以不需要高電壓。
