半導體的14nm工藝目前已經有數家可以流片，10nm以下已經有多家廠商擁有流片技術或者正在研發。只是隨著工藝難度的提升，開發難度不斷增大，投入資金要求越來越高，剩下的玩家也越來越少。下圖展示了目前僅剩的參與尖端工藝研發的企業。
目前臺積電(TSMC), 三星(SAMSUNG), GlobalFoundries應該是僅有的三傢俱有7nm流片能力的公司；英特爾(Intel)的10nm雖然基本等同於其他廠家的7nm，但是要跳票到2019年。值得一提的是，國內廠商中芯國際(SMIC)的14nm研發基本完成，預計2019年量產。
玩家這麼少，連英特爾的工藝都難產，7nm究竟為什麼這麼難呢？芯觀察認為主要是以下幾個原因：
工藝的精度已經趨近於傳統光刻機的極限，極紫外光刻機還無法用於大規模量產
傳統光刻機的波長為193nm，通過浸液的方式可以使波長進一步縮短，再加上多次曝光的輔助，已經走到了14nm。可是到了7nm，這種方法光刻出來的線條誤差越來越大，越來越難以控制。我們可以通過下圖對比傳統光刻機和極紫外光刻機的實際效果圖，可以看出，傳統光刻的方法誤差確實很大。這種情況下，想要良率滿足要求是極為困難的。
線寬逼近極限帶來的電阻電容增大變得不可忽視
我們知道同樣材質的前提下，越細的導線電阻越大。因此當工藝進入7nm，線上電阻已經變得非常大，Intel不得已採用貴技術釕來解決這個問題。除此之外，由於FinFET的Fin越來越小，控制其流過的電流也越來越困難。因此，不得已採用了增加Fin的高度來增強控制，可是這樣又帶來晶體管的電容更大從而速度變慢。下圖展示了不同工藝的晶體管的各種參數，可以看出隨這工藝升級，Fin的寬高比越來越大。
EDA工具支持的支持尚不完善
雖然每代工藝都會遇到此類問題，但是14nm/7nm工藝恰逢EDA工具尤其是後端設計工具更新換代，兩個主流軟件廠商均發佈了所謂的次世代EDA工具。各種引擎的升級導致工具的bug數直線上升，而工藝帶來的的挑戰需要工具不斷升級並增加性的功能，助長了工具開發和使用方面的挑戰。
設計上的難度大幅增加
各個芯片設計公司希望通過工藝升級獲得更高的性能，更低的功耗和更小的芯片面積。可是7nm在設計方面提出了更高的挑戰。為了滿足工藝廠商的生產規則，在設計階段增加了大量的硬性規則，給芯片設計尤其是後端設計增加的很大難度。比如使用金屬層上，對於底層金屬，幾乎是只能按照特定的pattern和方向使用，變通性大大降低。
以上就是芯觀察總結的幾點7nm的突出難點。好消息是，由於國際上工藝發展速度變慢，我國的工藝廠商正好藉此機會奮起直追。目前中芯國際已經宣佈14nm研發完成，同時行業大拿梁孟松加盟，如虎添翼。希望能夠更快趕上國際尖端水平，早日實現芯片國產化，解決我國確芯困境！
閱讀更多 芯觀察 的文章
