通過集成數字前端(DFE)，66AK2L06 SoC將所有的高通量數字處理集成到一個優化的軟件可編程處理單元中，該單元包括控制、基帶和DFE。因此，SoC能夠在芯片上完成各種功能，從基本信號處理(包括信道化/抽取和重採樣)到指數復乘法、濾波和FFT/IFFT，這些都是合成雷達處理算法所必需的。
雷達系統的設計者現在可以從片上數字上/下變頻、濾波和高效的高速連接以及最新的高速ADC/DAC中獲益。
DFE的主要特點：
信道化和數據轉換器接口功能，是大多數應用必須具備的信號處理功能：
•符合頻譜發射的載波濾波
•單頻和通道的聚合和分發
•TI高速ADC和DAC的JESD204B SerDes接口
•基帶(BB)模塊提供：
每個通道傳輸數據的可編程復增益
數據傳輸的可編程環路限幅器
接收數據的可編程後端自動增益控制(BeAGC)
TX和RX通道的可編程功率測量選項
最多支持24個接收通道和24個發送通道
提供閉環功能
•數字上/下變頻(DDUC)：
多通道上/下變頻
靈活的輸入/輸出採樣率
可編程重採樣選項
可編程FIR，以滿足頻譜濾波要求
每個通道的增益、相位和分數延遲調整
FFTC
FFTC模塊可在66AK2L06 SoC上的所有四個C66x核上訪問，該模塊可用於加速各種應用中所需的FFT和IFFT計算，從而為其他處理騰出DSP核心週期。
FFTC提供了以下特性：
•IFFT和FFT可處理的大小：
2a×3b，2≤a≤13, 0≤b≤1 最大為8192
12×2a×3b×5c ，12到1296之間
•16位I/Q輸入和輸出
•吞吐量根據FFT大小略有變化。例如4096點的FFT，對於1.2 GHz設備，它可以由單個FFTC以525 Msps的吞吐量進行處理。
•信噪比從84dB到100dB，取決於FFT的大小
•動態和可編程配置模式
•動態配置模式可返回塊參數
•支持“FFT移位”(可選左/右半部分)
•支持循環前綴(添加和刪除)
•乒乓輸入、輸出緩衝區
•輸入數據隨移位可配置
•輸出數據可配置
•可補零
合成孔徑雷達(SAR)
SAR系統通常安裝在一個移動平臺上，如飛機或航天器，通過發射一串脈衝信號來工作，接收機收集反射回雷達的每個脈衝的回波並記錄下來。
SAR系統利用SAR天線在目標區域上移動的距離來“合成”更大的天線孔徑(天線的“尺寸”)，比傳統的波束掃描雷達提供更高的空間分辨率。然後，對記錄的雷達回波進行信號處理，將來自多個天線位置的記錄合成起來，以生成圖像。
由於雷達的波長比可見光或紅外光的波長長得多，因此SAR可以透過雲層、煙霧、溼度和黑暗而“看到”。選擇合適的頻段，可生成穿透樹葉的圖像，從而繪製樹叢下面土地的像，或者穿透地表以下或淺水。
SAR數據在時間域採集，變換到頻率域和距離多普勒域，並應用匹配濾波。SAR處理方法有多種，但各有優缺點。
距離多普勒算法(RDA)是一種一維傅立葉變換。另一種類似於RDA方法的是chirp scaling算法(CSA)。第三種方法是二維傅里葉變換算法，稱為波動方程(WE)算法。這種二維WE算法同時處理距離和方位數據，而距離多普勒處理算法先進行距離壓縮處理，再進行方位壓縮處理。在SAR處理系統中，最常用的算法是RDA，這是本文的研究重點。
距離多普勒算法(RDA)
RDA適合低斜視場景成像，其主要步驟是：
1. 距離FFT
2. 距離壓縮
3. IFFT
4. 方位FFT
5. 距離單元徙動校正(RCMC)
6. 方位壓縮(方位濾波)
7. 圖像重建
距離和方位壓縮都是相關處理，進行了二次一維匹配濾波運算。第一次匹配濾波作用於各個脈衝的雷達回波，第二次匹配濾波作用於多普勒維。圖4顯示了基於距離多普勒處理算法的合成孔徑雷達處理的基本概念，該算法是在C66x DSP多核上實現的低功耗合成孔徑雷達。
距離壓縮
數據被採集並使用JESD204B的RX接口裝載到66AK2L06 SoC中。設S0(τ，η)為接收數據，其中：
•η=k/fa是“方位時間”(脈衝之間的慢時間)，fa是方位採樣率；
•τ=m/fr是“距離時間”(脈衝內的快時間)，fr是距離採樣率；
數據存儲在內部共享存儲器(MSMC)中，直到一個觸發信號發送到66AK2L06平臺，以表示單個脈衝採集的結束。一旦接收到完整的脈衝序列，就會觸發距離壓縮處理。
距離壓縮是將接收到的脈衝沿距離方向壓縮，將主要能量集中到較窄的持續時間內。它通過在頻率(距離)-時間(方位)域中原始數據和參考信號之間的快速卷積來執行。因此，首先沿距離向執行FFT，然後執行匹配濾波的乘法和距離IFFT。匹配濾波在頻域中實現為複數相乘。
距離壓縮在66AK2L06平臺上的步驟：
1. 用(“行”)執行“距離”FFT來變換數據，在一個C66x內核(浮點操作-約28us處理4K點 FFT)或在FFTC加速器上(塊浮點操作-約8us處理4k FFT)得到的數據是Sr(fτ,η)矢量，fτ是距離頻率。
2. 使用C66x數字信號處理器內核應用距離匹配濾波器：
3. 執行“距離”IFFT變換到時域中，得到的數據是S2(τ,η)向量。
轉置
轉置用於重新排列壓縮數據，使其可以按方位線順序讀取，以便沿方位向進行處理。存儲器中的距離壓縮數據被按塊分組，最好是平方大小，這是因為當加載/寫入數據的行大小不小於行數時，存儲器訪問可實現更高的效率。
為了有效地在外部存儲器和內部存儲器(L2)之間加載/寫入數據，66AK2L06 SoC上的增強直接存儲器訪問(EDMA3)可應用於服務數據傳輸。EDMA3是TI KeyStone架構的獨特設計，其特徵在於在三個維度上具有完全正交傳輸，可實現二維同步、靈活傳輸定義、多DMA通道和存儲器保護。
距離單元徙動校正(RCMC)
距離單元徙動是由平臺運動引起的距離變化導致(遵循雙曲線規律)。距離單元徙動校正是將存儲器中的數據重新排列，使軌跡變直，從而可以沿每個平行的方位線進行方位壓縮。RCMC可以通過基於插值核的距離插值操作來實現，例如sinc函數或樣條曲線。
在TI公司的TMS320C6678多核DSP上，採用16組8抽頭sinc濾波器作為內插濾波器。16組濾波器的係數按常數存儲。選擇哪種濾波器的索引由小數部分決定。每個距離單元使用相同的濾波器。TMS320C66x利用DSP獨特的雙浮點加載、寫入和運算指令，提高了插值計算效率。
RCMC在66AK2L06平臺上使用的步驟：
•沿方位方向(“列”)執行“方位”FFT，以在DSP或FFTC上將數據變換為距離多普勒域。
•得到的數據是Sa(τ ,fη)向量，fη是方位頻率。
•在估計多普勒頻率fD後，“sinc”函數適應於信號(駐定相位原理)
方位壓縮
方位壓縮是將軌跡中的擴展能量壓縮到方位向上的單個單元。此過程與距離壓縮類似，只是方位參考函數與距離有關。也就是說，每一條距離線的方位參考函數是不同的，這導致了比距離壓縮更復雜的過程。與RCMC類似，方位壓縮也是在距離多普勒域進行的。通過將方位壓縮後的信號變換回時域，再進行後續處理，得到最終的圖像。
1. 在66AK2L06平臺上使用C66x數字信號處理器內核應用方位匹配濾波器：
2. 執行“距離”IFFT變換，得到的數據是S3(τ,η)向量。
本文英文來源TI，前半部分《基於TI的66AK2L06芯片，優化合成孔徑雷達設計(上)》。需要英文全文的請給“雷達通信電子戰”發送“0206”查看。更多SAR相關內容可以點擊“閱讀原文”查看。2020年度鐵桿會員可直接進入更新文件夾查看中文完整版。
距離多普勒算法在66AK2L06片上的實現
在66AK2L06 SoC中，利用四個C66x的DSP核，每個核處理不同部分的數據，可以實現距離多普勒算法的並行計算，可以使用openMP在不同的內核上高效地部署處理任務，以實現負載平衡並最小化處理延遲。
利用66AK2L06 SoC上的硬件加速器提供了多種好處，從釋放DSP核上的額外處理週期到減少應用程序總延遲。在處理SAR算法之前，DFE可以減少多種類型的處理。
從ADC接收到的信號是實信號，可以在SAR處理的第一階段之前進行調理。在高達368Msps的流處理下，DFE可以使用其R2C模塊以18位精度的輸入和輸出將實信號轉換為覆信號。使用可編程濾波器，DFE可以執行復FIR濾波，最多有79個係數。
對於SAR算法本身，距離/方位壓縮需要很多FFT和IFFT。這些功能可以分到66AK2L06 SoC的兩個FFTC加速器上。有文獻指出在單個DSP核上執行SAR算法以處理4K×4K圖像的延遲將耗費1404 ms，其中假設50%的延遲是由於FFT/IFFT。在處理4K點時，FFTC的吞吐量為525Msps，處理延遲降為約8us。
文獻中的方位FFT由4096個4K點的FFT組成，當用浮點數在DSP核上執行時，佔總延遲（252ms）的18%。如果使用66AK2L06 SoC中的兩個FFTC，同一方位FFT將花費約16ms延遲。
考慮到訪問外部存儲器的影響，在本SAR算法實現實驗中，使用兩個FFTC可以使FFT/IFFT處理延遲至少提高5倍。這使得總延遲從1404ms下降到842ms，下降了40%。延遲的減少將釋放大量的週期資源來處理其他算法，從而提高最終SAR成像的性能。
另外兩種SAR處理方法CSA和WE也是信號處理驅動的算法，其中需要大量的FFT/IFFT運算、濾波和復乘法運算，這表明66AK2L06 SoC是處理這些算法的適合平臺。
5 三倍速開發
合成孔徑雷達（SAR）系統和專用軟件開發工具已被廣泛應用於軍事和非軍事領域，包括探測、監測、繪製地圖和測量陸地、海洋、冰以及地球和其他行星大氣中的現象。
現代雷達設計在雷達系統前端（激勵器/接收器）集成了信號處理功能，包括波形生成、濾波、矩陣逆/轉置操作、FFT/IFFT和信號相關。雷達系統中也有數學函數，包括指數複數乘法和其他數學運算。
許多設計者在基於C的處理器中實現了這些功能（定點/浮點操作）。這些類型的設計可以利用66AK2L06 SoC中提供的小尺寸和四個定點和浮點C66x DSP核來滿足系統需求，同時減少延遲和提高系統功耗。
基於TI的高通量KeyStone II架構，新的66AK2L06 SoC是一個可擴展的低功耗解決方案，集成了DFE和高速JESD204B接口，滿足更嚴格的系統成本和航空電子和國防（包括雷達）應用的要求。這個集成的系統解決方案可以將開發時間從幾周縮短到幾天，從幾天縮短到幾小時。
開發人員可以利用TI設計的優勢，使用多個ADC、DAC和AFE對66AK2L06 SoC進行預驗證。所有這些都能加快時間，讓開發人員的開發速度提高三倍。
微信公眾號號 : RadarCommEW
雷達通信電子戰，專業知識服務
閱讀更多 雷達通信電子戰 的文章
