摩尔定律是否已经失效？
AI（人工智能）将为集成电路带来怎样的未来？
自2015年以来，上面的问题，一直是业界争议的焦点。
8月22日，在"第十六届中国集成电路技术应用研讨会暨南京国际集成电路技术达摩论坛"上，英特尔中国研究院宋继强院长就相关问题展开演讲，并与包括科技杂谈在内的多家媒体进行了深入交流。
宋继强表示，摩尔定律的经济效益依然存在，而异构系统与新数据处理结合，将是集成电路行业当前最重要的演变方向。
以下为宋继强的演讲与采访内容要点（经科技杂谈整理，并经英特尔官方确认）：
1、摩尔定律的经济效益将继续存在。
对于摩尔定律，其实存在着不同的理解。
就英特尔自己来讲，摩尔定律的核心内容是：每18到24个月，芯片上晶体管集成的密度会翻一番或者价格下降一半，它其实是一个有关价格和集成度的说法。
而外界普遍所理解的摩尔定律，其实更多是摩尔定律、"登纳德缩放"和"波拉克法则"三个法则构建起来的，一个连接起价格、集成度和性能这三个相关因素的用户价值三角。
其中，登纳德缩放定律（Dennard Scaling）的核心观点是，随着晶体管尺寸的减小，它的功耗也按面积大致按比例下降。所以，能够把晶体管的特性和体积加以缩放就可以得到更好的功耗性能。
波拉克法则（Pollack's Rule）则提出，同制程工艺下，处理器的性能提升幅度，是芯片面积（晶体管数量）提升的平方根。
现在很多人说"摩尔定律已死"时，通常都是说这个用户价值三角出了问题，其中很多是"登纳德缩放"和"波拉克法则"的问题。
事实上，如果从经济效益上来做观察，摩尔定律仍将继续存在，虽然速度不会像以前那么快。
2、摩尔定律的未来
CMOS缩放 + 3D工艺技术 + 新功能，等于摩尔定律的未来：
（1）CMOS缩放是可以继续往下走的，现在远远没有到达其物理极限。现在的困难主要在于如何可以大批量、高精度的把它制造生产出来。
（2）新设备、Tunnel FET、铁电体等新功能都有好的特性，但目前还没有一个可以成为CMOS的替代品。所以，还需要把它们整合起来，通过异构方式将3D工艺技术、新功能等整合在一起，便能构成新型的数据处理架构，带来经济效应的提升。
（3）异构系统与新数据处理结合将是未来产品演变的方向。
整体来说，架构创新将让计算力仍然可以保持一定的上升速度。
这也意味着，芯片架构将越来越多地去适应软件，在固定的芯片面积上，用最经济有效的方式支撑软件的要求。
3、英特尔的制程进展。
在10纳米的制程上，英特尔一直在尝试新的工艺和技术，比如超微缩，比如COAG（contact over active gate）等等，所以花了更长的时间。
但近几个月来，相关的良品率已经在快速上升。所以进展符合英特尔2018年4月给出的预期，将于2019年实现10纳米芯片的高良率量产。
用户将在2019年底前，看到用10纳米主流芯片的计算机系统能够上市销售。
同时，由于10纳米积累的经验和技术，都可以直接使用于7纳米制程，所以7纳米产品的功耗、密度、性能的可控性，乃至研发的周期，都将会因此受益。
所以，7纳米的产品推进速度，将会比10纳米更快，更顺利。
同时，英特尔也将采用更多手段来降低芯片价格。
比如将硅片面积从300毫米增加到450毫米。虽然晶圆面积提升会增加单一晶圆成本，但因为芯片数量增加，所以综合计算下来，单芯片的价格还是继续下降。
最重要的是，英特尔还将采用MIX & MATCH （混搭）方式，把多种不同的节点的技术结合在一起。
4、AI爆发促成芯片"混搭"
MIX & MATCH获得快速进展的根源，在于AI的爆发。
过去的几个十年来，从大型机、小型机、工作站、台式PC、笔记本电脑到手机，计算设备的尺寸不断缩小，用户数量不断的发展增加。下一步，芯片将无处不在，进入汽车，进入眼镜，进入墙壁、进入桌子椅子等任何物体，然后不断产生数据，采集、传输、存储、分析处理。
这个过程中，我们的计算也将从生产率计算、生活方式计算、场景计算，进入到智能计算时代。
与以前不同的是，AI也需要越来越多的芯片种类，不再是GPU、CPU或FPGA等任何单一种类的芯片能够满足需求。
其原因在于，AI就是一个工具，你要把它放在不同的应用领域，才知道这个工具怎么用在这里边。
但是，在不同的领域，不同的场景下，AI需要的性能、功耗、价格其实都不太一样，所以，在做AI算法之前，需要先把场景想好确定下来。
比如，现在阿里做芯片用在他自己的云端，这就很靠谱，因为他知道自己为什么在做加速，定义出来以后，只要做出来、测试好，就可以用进去。华为做芯片也很靠谱，做好以后直接用在手机里，可以保证从设计到最后使用这条线是贯穿的，软件的配合也可以跟上。
如果场景不确定，还不清楚客户需要什么功能，能力的范围在哪里，对软件的支持在哪里？系统有哪些接口要求，就先做芯片，再去推给可能的客户，就会面临巨大的风险。
然而，在万物互联的时代，可能没有哪 一个单一的设备类别是主流的，而是多样化的市场。
在这样的情况下，如何高速适应这么多的市场需求？
如果要把IP放到一起去做验证，去做layout，来重新设计一款SOC，再快也需要6~9个月；而如果什么事情都想拿FPGA去做，也不行。
最好的办法，是选择多种处理器搭配。去配合最好的算法。
MIX & MATCH的结合方式，跟SOC的不同在于，SOC是把不同的IP、不同的模块放到同一个芯片制程上去，把它做成一个芯片；而MIX & MATCH是把不同制程下的芯片放到一起，进行统一的封装集成。
这样的异构芯片，被看作是AI时代的主角。
它的好处在于，面对一个新的应用产品形态需求的时候，你不需要再重新设计一款SOC。
我现在可以用英特尔不同部门出的，已经有的芯片；甚至是英特尔伙伴公司的芯片，放在一起，通过英特尔最好的集成和封装技术，把他们有效的、最经济合理的组合在一个芯片上。
这样，就能将不同制程的、最经济、最有效的芯片，放到一个盒子里，同时保证它们之间的数据的传输率，功耗的管理，都非常高效，可以适配不同的设备种类，可以满足不同场景的智能计算需求。
用这种技术，就可以用移动设备的芯片功耗，去达到以前PC才能具有的性能。
比如，英特尔中国研究院就已经在家用机器人领域，尝试同时使用CPU + FPGA + ASIC的混搭方案，来提供灵活的、高性价比的计算支持。
5、英特尔在异构芯片领域的优势
异构芯片说起来简单，但它的实现，却并不简单。
比如，封装到一个芯片内部的布线，性能很高，速度也非常快；但只要跨越了芯片的边界，要使用外部的接口，比如PCIE，速度就会一下子降下来。
现在，要通过混搭方式，将不同各类的、不同制程的、不同技术的芯片，封装到那么小的面积里，支持它们的互联，让它们保持高带宽和高频率，这比设计立交桥还要复杂。
而且，这个工艺还得好生产，能够验证，材料也不能特别贵，这都是最后做大批量必须要解决的。功耗还要控制好，还要耐用……要解决这么多问题，从选择用什么样的基底，到用什么材料实现互联，都需要通盘的考虑，才能保证做好。
而英特尔"嵌入式多芯片互连桥接"（EMIB）封装技术，就是英特尔混搭异构计算策略的一个关键技术，成功解决了酷睿、至强这种主流CPU，跟高性能FPGA之间的高速互联。
此外，在封装和互联等领域，英特尔也有很多的技术积累。
同时，在不同的芯片领域，无论是FPGA、CPU、GPU还是ASIC，不论是云端还是前端，英特尔都有自己的积累，所以在整个端到端的环节中，英特尔都能提供不同的芯片。
最近，英特尔甚至还推出了一个新的LOIHI神经拟态计算芯片，它具备自学习能力，可以把多种不同的神经网络放在一颗芯片里训练，同时去寻找它们之间的关联。
而且，英特尔除了芯片以外，也还提供一系列上层的软件堆栈，以及解决方案的支持。比如在金融、无人驾驶、消费、健康等领域，都有整合的方案给出。
整体来讲，英特尔要做的就是服务于数据的整个生命周期，并将以数据为中心去构建英特尔的芯片战略，而不再是以前服务于某一个具体的设备类型。
对此，英特尔也提出了良性循环的数据战略，即利用可以传输、存储、计算加速的、分析的网络将云端、设备、边缘结合在一起，形成一个可持续的发展循环。
閱讀更多 科技雜談 的文章
