寄存器傳輸級描述（如圖2.12所示）即RTL描述，就是在描述電路的時候，只需要關注寄存器本身，以及寄存器到寄存器之間的邏輯功能，而不用關心寄存器和組合邏輯的實現細節（具體用了多少邏輯門等）。EDA軟件可以將RTL描述邏輯運算映射為具體的電路結構和邏輯器件。RTL描述既隱含了電路的大致結構，又與硬件實現無關。其最重要的特性是它是可綜合可移植的一種描述方式。
在不同的約束條件（延時、面積、功耗等條件）下，RTL描述的VHDL程序極有可能得到不同的綜合結果。因為，對於不同的約束條件，EDA工具會自動在元件庫中尋找既滿足邏輯要求又滿足約束條件要求的元件組合。例如，若設計者選擇芯片面積最小為約束條件，則EDA工具會自動給出既滿足邏輯要求又滿足面積最小約束條件的電路結構。所以，在不同的綜合約束下，同一個源程序可能會得到結構大致相同、細節略有差異的硬件實現。
RTL描述的上述特點使它具有以下兩種特別的用途：
①用於形成IP軟核。其特點是與工藝完全無關，可以選擇不同的物理實現方式。
②RTL描述允許選擇不同的ASIC加工工藝線，即在不同的代工廠（Foundry）均可以加工實現同一功能的IC芯片。例如：原來在甲Foundry加工的某IC芯片，因故（如倒閉）甲Foundry不再能繼續加工，必須換到乙Foundry加工。這時，可以用該IC芯片的RTL描述在乙Foundry的工藝庫支持下重新進行綜合並進行自動佈局佈線（APR），並重新制版、投片，從而在乙Foundry生產出相同功能的芯片。
圖2.12 RTL級描述示意
分享到:
閱讀更多 時氪分享 的文章
