寄存器传输级描述（如图2.12所示）即RTL描述，就是在描述电路的时候，只需要关注寄存器本身，以及寄存器到寄存器之间的逻辑功能，而不用关心寄存器和组合逻辑的实现细节（具体用了多少逻辑门等）。EDA软件可以将RTL描述逻辑运算映射为具体的电路结构和逻辑器件。RTL描述既隐含了电路的大致结构，又与硬件实现无关。其最重要的特性是它是可综合可移植的一种描述方式。
在不同的约束条件（延时、面积、功耗等条件）下，RTL描述的VHDL程序极有可能得到不同的综合结果。因为，对于不同的约束条件，EDA工具会自动在元件库中寻找既满足逻辑要求又满足约束条件要求的元件组合。例如，若设计者选择芯片面积最小为约束条件，则EDA工具会自动给出既满足逻辑要求又满足面积最小约束条件的电路结构。所以，在不同的综合约束下，同一个源程序可能会得到结构大致相同、细节略有差异的硬件实现。
RTL描述的上述特点使它具有以下两种特别的用途：
①用于形成IP软核。其特点是与工艺完全无关，可以选择不同的物理实现方式。
②RTL描述允许选择不同的ASIC加工工艺线，即在不同的代工厂（Foundry）均可以加工实现同一功能的IC芯片。例如：原来在甲Foundry加工的某IC芯片，因故（如倒闭）甲Foundry不再能继续加工，必须换到乙Foundry加工。这时，可以用该IC芯片的RTL描述在乙Foundry的工艺库支持下重新进行综合并进行自动布局布线（APR），并重新制版、投片，从而在乙Foundry生产出相同功能的芯片。
图2.12 RTL级描述示意
分享到:
閱讀更多 時氪分享 的文章
