迴歸正題，今天也沒什麼大綱，主要還是PCB設計時候的注意事項，逐條羅列，都是些實際設計的細節處理，寫到哪兒算哪兒吧。
1. 3W原則。即高速信號PCB設計中要遵循3W原則，也就是單端信號線中心到中心為3倍線寬。
這裡有兩點說明：
1> 線中心到中心為3W，那麼邊緣到邊緣的距離則需要≥2倍線寬就可以。
2> 高速信號的定義。
高速信號線嚴謹定義就不說了，只說應用中，常用的幾種判定標準，滿足其一就可以：
a. 信號頻率≥50MHZ
b. 線長≥1/6信號波長
c. 上升沿時間≤50ps
d. 自己拿不準的爭議信號
並不是頻率高就是高速信號，任何信號通過傅里葉級數展開以後，上升沿越陡，諧波分量包含信息越多，因此高速信號也跟上升沿的時間相關。此外，我們知道一切原則並非非黑即白，不是說2.9W一定有問題，而3.1W一定沒問題。因此，對於自己摸不準的信號，儘量當作高速信號來處理。謹慎總沒錯。
2. 電感、晶體、晶振所在器件面區域內不能有非地網絡外的走線和過孔；
光耦、變壓器、共模電感、繼電器等隔離器件本體投影區所有層禁止佈線和鋪銅，方需要挖空處理。
3. 整版佈線時，佈線拐角按45度佈線，禁止出現銳角和直角走線，走線到板邊的距離≥20Mil，焊盤從中心出線。
4. 一般把差分信號到其他信號的間距規則設置為20mil，對內儘量保持線寬線距不變，以避免阻抗不連續。
5. 針對以太網
1> PHY和MAC芯片之間的並行信號的等長誤差控制±100mil。
2> 差分對信號的對內等長誤差為10mil，間距20mil，同時做100Ω阻抗控制。
3> 網口變壓器的PGND和DGND的隔離應該≥2mm，且中心抽頭處需加粗至20mil。
6. 電源層相對地層內縮≥20Mil，優先40Mil 。（或內縮20H，H為電源層與底層間距。）
來源：《硬件女工程師的日常》
