PCI-Express(peripheral component interconnect express)是一種高速串行計算機擴展總線標準，它原來的名稱為“3GIO”，是由英特爾在 2001 年提出的，旨在替代舊的 PCI，PCI-X 和 AGP 總線標準。
PCIe屬於高速串行點對點雙通道高帶寬傳輸，所連接的設備分配獨享通道帶寬，不共享總線帶寬，主要支持主動電源管理，錯誤報告，端對端的可靠性傳輸，熱插拔以及服務質量(QOS)等功能
下面是關於 PCIE PCB設計的規範：
1、從金手指邊緣到 PCIE 芯片管腳的走線長度應限制在 4 英寸（約 100MM）以內。
2、PCIE 的 PERP/N，PETP/N，PECKP/N 是三個差分對線，注意保護（差分對之間的距離、差分對和所有非 PCIE 信號的距離是 20MIL，以減少有害串擾的影響和電磁干擾（EMI）的影響。芯片及 PCIE 信號線反面避免高頻信號線，最好全 GND）。
3、差分對中 2 條走線的長度差最多 5MIL。2 條走線的每一部分都要求長度匹配。差分線的線寬 7MIL，差分對中 2 條走線的間距是 7MIL。
4、當 PCIE 信號對走線換層時，應在靠近信號對過孔處放置地信號過孔，每對信號建議置 1 到 3 個地信號過孔。PCIE 差分對採用 25/14 的過孔，並且兩個過孔必須放置的相互對稱。
5、PCIE 需要在發射端和接收端之間交流耦合，差分對的兩個交流耦合電容必須有相同的封裝尺寸，位置要對稱且要擺放在靠近金手指這邊，電容值推薦為 0.1uF，不允許使用直插封裝。
6、SCL 等信號線不能穿越 PCIE 主芯片。
合理的走線設計可以信號的兼容性，減小信號的反射和電磁損耗。PCI-E 總線的信號線採用高速串行差分通信信號，因此，注重高速差分信號對的走線設計要求和規範，確保 PCI-E 總線能進行正常通信。
PCI-E 是一種雙單工連接的點對點串行差分低電壓互聯。每個通道有兩對差分信號：傳輸對 Txp/Txn，接收對 Rxp/Rxn。該信號工作在 2.5 GHz 並帶有嵌入式時鐘。嵌入式時鐘通過消除不同差分對的長度匹配簡化了佈線規則。
隨著 PCI-E 串行總線傳輸速率的不斷增加，降低互連損耗和抖動預算的設計變得格外重要。在整個 PCI-E 背板的設計中，走線的難度主要存在於 PCI-E 的這些差分對。圖 1 提供了 PCI-E 高速串行信號差分對走線中主要的規範，其中 A、B、C 和 D 四個方框中表示的是常見的四種 PCI-E 差分對的四種扇入扇出方式，其中以圖中 A 所示的對稱管腳方式扇入扇出效果最好，D 為較好方式，B 和 C 為可行方式。接下來本文將對 PCI-E LVDS 信號走線時的注意事項進行總結：
圖 1 PCI-E 差分線佈線規範
（1）對於插卡或插槽來說，從金手指邊緣或者插槽管腳到 PCI-E Switch 管腳的走線長度應限制在 4 英寸以內。另外，長距離走線應該在 PCB 上走斜線。
（2）避免參考平面的不連續，譬如分割和空隙。
（3）當 LVDS 信號線變化層時，地信號的過孔應放得靠近信號過孔，對每對信號的一般要求是至少放 1 至 3 個地信號過孔，並且永遠不要讓走線跨過平面的分割。
（4）應儘量避免走線的彎曲，避免在系統中引入共模噪聲，這將影響差分對的信號完整性和 EMI。所有走線的彎曲角度應該大於等於 135 度，差分對走線的間距保持 20mil 以上，彎曲帶來的走線最短應該大於 1.5 倍走線的寬度。
當一段蛇形線用來和另外一段走線來進行長度匹配，如圖 2 所示，每段長彎折的長度必須至少有 15mil（3 倍於 5mil 的線寬）。蛇形線彎折部分和差分線的另一條線的最大距離必須小於正常差分線距的 2 倍。
圖 2 蛇形走線
（5）差分對中兩條數據線的長度差距需在 5mil 以內，每一部分都要求長度匹配。在對差分線進行長度匹配時，匹配設計的位置應該靠近長度不匹配所在的位置，如圖 3 所示。但對傳輸對和接收對的長度匹配沒有做具體要求，即只要求差分線內部而不是不同的差分對之間要求長度匹配。在扇出區域可以允許有 5mil 和 10mil 的線距。50mil 內的走線可以不需要參考平面。長度匹配應靠近信號管腳，並且長度匹配將能通過小角度彎曲設計。
圖 3 PCI-E 差分對長度匹配設計
為了最小化長度的不匹配，左彎曲的數量應該儘可能的和右彎曲的數量相等。當一段蛇形線用來和另外一段走線來進行長度匹配，每段長彎折的長度必須大於三倍線寬。蛇形線彎折部分和差分線的另一條線的最大距離必須小於正常差分線距的兩倍。並且，當採用多重彎曲佈線到一個管腳進行長度匹配時非匹配部分的長度應該小於等於 45mil。
（6）PCI-E 需要在發射端和接收端之間交流耦合，並且耦合電容一般是緊靠發射端。
差分對兩個信號的交流耦合電容必須有相同的電容值，相同的封裝尺寸，並且位置對稱。如果可能的話，傳輸對差分線應該在頂層走線。電容值必須介於 75nF 到 200nF 之間，最好是 100nF。推薦使用 0402 的貼片封裝，0603 的封裝也是可接受的，但是不允許使用插件封裝。差分對的兩個信號線的電容器輸入輸出走線應當對稱的。儘量減少追蹤分離匹配，差分對走線分離到管腳的的長度也應儘量短。
