得益於晶體管的出現，才有瞭如今電子產品的昌盛。因此，晶體管也被譽為20世紀最偉大發明，它的出現為集成電路、微處理器以及計算機內存的產生奠定了基礎。自晶體管誕生到如今，經過了幾十年的發展，晶體管也發生了翻天覆地的變化。
晶體管的誕生
在晶體管誕生之前，放大電信號主要是通過真空電子管，但由於真空管制作困難、體積大、耗能高且使用壽命短，使得業界開始期望電子管替代品的出現。1945年秋天，貝爾實驗室正式成立了以肖克利為首的半導體研究小組，成員有布拉頓、巴丁等人，開始對包括硅和鍺在內的幾種新材料進行研究。
1947年貝爾實驗室發表了第一個以鍺半導體做成的點接觸晶體管。但由於點接觸晶體管的性能尚不佳，肖克利在點接觸晶體管發明一個月後，提出了使用p-n 結面製作接面晶體管的方法，稱為雙極型晶體管。當時巴丁、布拉頓主要發明半導體三極管；肖克利則是發明p-n 二極管，他們因為半導體及晶體管效應的研究獲得1956年諾貝爾物理獎。
晶體管因為有以下的優點，因此可以在大多數應用中代替真空管：
沒有因加熱陰極而產生的能量耗損，應用真空管時產生的橙光是因為加熱造成，有點類似傳統的燈泡。
體積小，重量低，因此有助於電子設備的小型化。
工作電壓低，只要用電池就可以供應。
在供電後即可使用，不需加熱陰極需要的預熱期。
可透過半導體技術大量的生產。
放大倍數大。
平面晶體管
平面工藝是60年代發展起來的一種非常重要的半導體技術。該工藝是在Si半導體芯片上通過氧化、光刻、擴散、離子注入等一系列流程，製作出晶體管和集成電路。凡採用所謂平面工藝來製作的晶體管，都稱為平面晶體管。
平面晶體管的基區一般都是採用雜質擴散技術來製作的，故其中雜質濃度的分佈不均勻（表面高，內部低），將產生漂移電場，對注入到基區的少數載流子有加速運動的良好作用。所以平面晶體管通常也是所謂漂移晶體管。這種晶體管的性能
大大優於均勻基區晶體管。傳統的平面型晶體管技術，業界也存在兩種不同的流派，一種是被稱為傳統的體硅技術(Bulk SI)，另外一種則是相對較新的絕緣層覆硅(SOI)技術。平面Bulk CMOS和FD-SOI曾在22nm節點處交鋒了。其中，Bulk CMOS是最著名的，也是成本最低的一種選擇，因此它多年來一直是芯片行業的支柱。但隨著技術的推進，Bulk CMOS晶體管容易出現一種被稱為隨機摻雜波動的現象。Bulk CMOS晶體管也會因此可能會表現出與其標稱特性不同的性能，並且還可能在閾值電壓方面產生隨機差異。解決這個問題的一種方法是轉向完全耗盡的晶體管類型，如FD-SOI或FinFET。
Bulk CMOS與FD-SOI兩者的區別在於後者在硅基體頂部增加了一層埋入式氧化物(BOX)層，而BOX上則覆有一層相對較薄的硅層。該層將晶體管與襯底隔離，從而阻斷器件中的洩漏。Intel是體硅技術的堅定支持者，而IBM/AMD則是SOI技術的絕對守護者。
FinFet晶體管
平面晶體管主導了整個半導體工業很長一段時間。但隨著尺寸愈做愈小，傳統的平面晶體管出現了短通道效應，特別是漏電流，這類使得元件耗電的因素。尤其是當晶體管的尺寸縮小到25nm以下，傳統的平面場效應管的尺寸已經無法縮小。在這種情況下，FinFET出現了。FinFET也被稱為鰭式場效應晶體管，這是一種立體的場效應管。FinFET的主要是將場效應管立體化。
第一種FinFET晶體管類型稱為“耗盡型貧溝道晶體管”或“ DELTA”晶體管，該晶體管由日立中央研究實驗室的Digh Hisamoto，Toru Kaga，Yoshifumi Kawamoto和Eiji Takeda於1989年在日本首次製造。但目前所用的FinFet晶體管則是由加州大學伯克利分校胡正明教授基於DELTA技術而發明，屬於多閘極電晶體。
多閘極晶體管的載子通道受到接觸各平面的閘極控制。因此提供了一個更好的方法可以控制漏電流。由於多閘極晶體管有更高的本徵增益和更低的溝道調製效應，在類比電路領域也能夠提供更好的效能。如此可以減少耗電量以及提升芯片效能。立體的設計也可以提高晶體管密度，進而發展需要高密度晶體管的微機電領域。
與平面CMOS（互補金屬氧化物半導體）技術相比，FinFET器件具有明顯更快的開關時間和更高的電流密度。FinFET是一種非平面晶體管或“ 3D”晶體管。它是現代納米電子半導體器件製造的基礎。
2011年，英特爾將之用於22nm工藝的生產，正式走向商業化。從2014年開始，14nm（或16nm）的主要代工廠（臺積電，三星，GlobalFoundries）開始採用FinFET設計。在接下來的發展過程中，FinFET也成為了14 nm，10 nm和7 nm工藝節點的主要柵極設計。
GAA晶體管
而當先進工藝發展到了7nm階段，並在其試圖繼續向下發展的過程中，人們發現，FinFET似乎也不能滿足更為先進的製程節點。於是，2006年，來自韓國科學技術研究院（KAIST）和國家nm晶圓中心的韓國研究人員團隊開發了一種基於全能門（GAA）FinFET技術的晶體管，三星曾表示，GAA技術將被用於3nm工藝製程上。
GAA全能門與FinFET的不同之處在於，GAA設計圍繞著通道的四個面周圍有柵極，從而確保了減少漏電壓並且改善了對通道的控制，這是縮小工藝節點時的基本步驟，使用更高效的晶體管設計，再加上更小的節點尺寸，和5nm FinFET工藝相比能實現更好的能耗比。
GAA 技術作為一款正處於預研中的技術，各家廠商都有自己的方案。比如 IBM 提供了被稱為硅納米線 FET （nanowire FET）的技術，實現了 30nm 的納米線間距和 60nm 的縮放柵極間距，該器件的有效納米線尺寸為 12.8nm。此外，新加坡國立大學也推出了自己的納米線 PFET，其線寬為 3.5nm，採用相變材料 Ge2Sb2Te5 作為線性應力源。
另據據韓媒Business Korea的報道顯示，三星電子已經成功攻克了3nm和1nm工藝所使用的GAA （GAA即Gate-All-Around，環繞式柵極）技術，正式向3nm製程邁出了重要一步，預計將於2022年開啟大規模量產。
結語
從平面晶體管走到GAA晶體管，代工廠的研發投入越來越高。在這個過程中，格芯和聯電接連放棄了14nm以下先進製程的研究，英特爾雖然公佈了其7nm計劃，但其已在10nm工藝節點上停留了很久。而三星也在7nm節點處落後於臺積電的發展，在這種情況下，臺積電幾乎包攬了市場上所有7nm的生意。
但先進工藝不會因為玩家變少而停滯不前，按照三星早早公佈GAA晶體管的最近狀態中看，其勢要在3nm節點處，與臺積電一爭高下。而臺積電方面除了有消息透露其將採用EUV光刻外，並無新的殺手鐧。在3nm節點處，新的晶體管會改變現有代工廠的市場地位嗎？晶體管未來還會發生怎樣的變化，都值得大家共同期待。
今天是《半導體行業觀察》為您分享的第2202期內容，歡迎關注。
閱讀更多 半導體行業觀察 的文章
