分享人：張書嘉 Morris，亞馬遜AWS中國負責VC戰略團隊、科學院國家重點實驗室研究員、連續創業者

我是亞馬遜的張書嘉，今天與大家分享的話題是對於半導體這一垂直領域的技術分享以及對未來業態的認識，它們與我曾在科學院實驗室的經歷以及後來的創業項目和投資方向有關。

半導體芯片是一個產業環節密集的鏈條，廣義上細分很多領域：如分立器件、微架構設計、傳導材料、數字芯片、網絡芯片、功率器件、模組上下游等。

從投資視角看，聚焦在新興互聯網模式的金融商科朋友，大家更傾向投一個幅面或狙擊某點，利用矩陣或概率勝出抵消風險。面對垂直領域，大家往往由點連線，洞察一條細分賽道，在產業上下游尋找機會和對沖風險。

半導體芯片是典型的垂直專業領域，偏好不同的投資人在其中挑選的投資門類也不同，譬如IC（集成電路）製造遵循傳統的經濟規律和公允價值，更適合瞭解傳統模式而非追求先進理念的投資人，而高端IP/製程/材料則正在打破傳統Design rules，吸引更多關注未來科技的投資人，並獲得更高的技術溢價。

半導體芯片產業宏觀回顧

有數據顯示，2017年我國半導體產業持續繁榮，行業工增（工業增加率：工業增加率是指在一定時期內工業增加值佔同期工業總產出的比重，即企業實現的價值佔產品總價值的比重）提升超過10%，對PPI生產價格指數產生了正面影響。

與之形成鮮明對比的是，2016年中國進口半導體金額為2300億美元，這項花費幾乎是2016年排在第二位的我國原油進口金額的兩倍。

AI的興起大背景是端側智能化市場供需的繁榮以及整機市場的繁榮。而後者是WTO給予的策略性縱容 ―― 縱容發展中國家的整機產業繁榮，但制約在高端成果和製程工藝的知識產權。

國內半導體行業如此繁榮，每年卻仍需花費大量外匯進口，這種情況反映在一個問題：“半導體產業的缺項，大量核心裝備不能自產”。

出於本土產業演進的勢能和節約外匯的必要，進口替代成為今天每位投資人都會討論的話題。

目前這方面做得務實的是華為，它調研或測試了國內大量優秀IP，其中寒武紀的IP就曾被用於海思Kirin 970上。但在核心網部分，短期內只能實現對光電模塊的規模化進口替代。

過去幾年，國家大基金在半導體領域投資了千億人民幣。出於升級固定資產和基礎設施的必要性，在早期主要圍繞在製造廠、封裝廠、FAB設計廠投資，在高端設計方面投的比較少，因為這類公司較輕。因而大基金投IC製造的標的較多，國家戰略是重資產，大投入，長期投資由國家來做，並作為引導作用。但大基金的投資是有步驟推進的，今後會向設計和材料方向聚焦；對於那些從事IC設計的輕公司的扶持，主要依靠民間資本。

國內不少一線IC公司，普遍在中低端製程，他們主要的競爭對手集中在亞洲，因為歐美國家的芯片製造業大多已經轉移到了亞洲，美國自己都不太做生產了，INTEL等IDM公司自己會做一些，我國這些中低端製程的工廠只是在與亞洲人搶生意。我們真正的高端設計投的少，高端製程更是少。

數字芯片領域遵循的特殊經濟規律

投資人面對芯片項目，通常抉擇兩個問題：1、一個週期內這一領域是否可實現進口替代？ 2、這一行業遵循何種經濟規律、它的估值理據和經濟效益來源於何處？

關於第一個問題，答案是猶豫的，中短時期內，至少Logic IC產業難以實現規模化的進口替代。而該行業的經濟規律與效益產生則較為複雜。

眾所周知的半導體領域的“摩爾定律”：當價格不變時，集成電路上可容納的元器件數目，每隔約18-24個月便會增產一倍，性能也將提升一倍。換言之，每一美元所能買到的計算性能，將每隔18-24個月翻倍。有人據此估算半導體行業的經濟效益，甚至週期指數。但是當新制程出現時、新的design rules更迭時、晶圓庫存短缺時、演進速度加快時，這一規律會發生波動，波谷之下的企業往往命運多舛。

因此評估半導體產業的效益產生，以及中短期的成長性與投資潛力，需要從每個細分領域解讀並梳理行業宏觀背景，並懂得認識“IP”的來源和價值。

首先在芯片設計角度，芯片是在原始晶圓上完成集成電路蝕刻並切割下來封裝好的東西，有大小，有實體，有引腳並可以加電運行的單元，其最為核心的IP是微架構（又稱內核），即芯片內部的一堆RTL級/門級代碼，它被用來描述處理器內部的流水、執行單元、寄存器關係等內容，例如Cortex A57、Intel Haswell。由這種微架構進化出的產品芯片有很多，比如Kirin、Qualcomm 8系列等。目前高端的微架構IP普遍被傳統大廠所統治。而主流的成長期創業團隊會聚焦在微架構設計、EDA優化、工具鏈、乘法器、存儲單元、NPU/專規芯片以及演化而生的ASIC/SOC等方向的創新實踐。

從IC製程角度看。業內一般採用“xx納米單位”標註IC工藝製程或代差，“納米尺寸”並非指代晶體管間的連線線寬，而是指芯片內晶體管柵極（門電路開關）之間的最小長度（溝道的寬長），實際設計中，除了柵極，其它的設計尺寸一般都會大於工藝節點尺寸。理論上講，這一間距愈短愈好，但在實際設計中，其傳導電流受很多因素影響，比如載流子遷移率的降低（較高的遷移率意味著降低功耗，提高器件的電流承載能力，提高晶體管的開關轉換速度等）、絕緣體電容和各種非理性的傳導效應的制約，這些物理問題會限制IC製程的發展，對摩爾定律的演進產生負面影響，它們往往是由工藝本身的物理屬性決定，往往是不可設計的。

但這些都是針對數字電路而言，新工藝的演進對模擬電路影響不大。因為相對於數字電路，模擬電路通常需要驅動更大的負載，因而使用大尺寸的器件（柔性材料亦同，考慮材料的延展性，器件不會做到納米尺度）。

在工藝和材料升級方面有無解決這些問題的方法？有的，減小晶體管柵極之間溝道的寬長比，改良傳導介質和電場設計。如果寬長比足夠小，單位面積上晶體管容積率會增高，芯片性能也會提升，從而擴大溢價空間；同一塊晶圓就能塞下更多同樣功能的芯片，芯片的價格就越便宜，這種推導符合摩爾定律描述的路線。因此，大量的芯片製造廠都在追求這一物理極限（新工藝在控制隧穿漏電、截止頻率方面優於老工藝，一般工作電壓也會稍稍降低，設計出來的芯片功耗能夠更低，工作頻率能夠更高。這些功耗下降是指數級的，而電子遷移率是千倍提升；所以拼命追求此極限）。然而，在過程中又產生了新的問題：在這一微觀尺度，傳導材料變得不再可靠，某些電子在電場內的運動秩序發生畸變，直觀的引發了量子隧穿效應，而正是它阻礙了IC設計的演進和摩爾定律的經濟效益。

行業內規模化量產的IC製程，基本上在發展到28納米-25納米-16納米過程中便先後遭遇這一門檻，驅動design rules的更迭，進而迫使半導體產業在過去幾年出現重大技術變革。變革體現在兩方面：1、傳導介質：嘗試用不同傳導介質代替硅基介質，如摻雜稀土元素的High K基(HKMG)；2、柵極構型：改變了傳統的平面柵極結構，增加柵極的接觸面積及傳導效率；本質上講，這一變革同樣是為了應對隧穿電子的威脅。例如FinFET三面柵極、GAA環繞柵極構型等。

如今的IC製程已然突破了7納米；三星近期宣稱將在未來幾年實現5納米－－3納米的IC製程，但一個現實問題在於，實現如此精細的製程後，芯片的良品率（Yield）、效能比、增效是否會繼續維持或提升？它同樣是IC製程發展過程中需要評估的節點。如果增產率和效能比上不去，這類精細製程就失去意義，破壞了摩爾定律的經濟效益 ――― 從前的慣例，線寬28:22，在die上面就是同一晶圓面積有9倍器件的產出，現在沒有這麼高的放大率了。

對於良品率，低的話，收益率就低，因為制約了單位面積上的增產；譬如你shrink一次，單片晶圓上多6倍產出（器件數量），然而Yield低於20%，那麼只相當於多出近20%增產，一張大晶圓，要報廢80%+的面積，就是負收益，各廠商就在此製程上“比虧”了，三星3nm足夠高調，若虧的起可以賭一次。所以，如今器件間距，都給量子效應限制了，Design rules大改(對IDM或Foundry都是驚天變化)， shrink的回報就有可能是負的。以某一線IDM的歷史經驗，算上研發成本攤薄，每次shrink不能在單位面積上增產30%元器件就必虧。這意味著，良品率越來越低，更成了增產目標的絕對障礙了。

因而對於芯片製造廠而言，快速的升級迭代製程和工藝是存亡之舉，唯有在產業變革的節點獲取技術升級的先機，才有可能提升capacity utilization，並最終創造效益；顯然，國內一些主流的、利用率幾乎低於80%的廠商早已認識到風險。

此外，IC產業是有周期性的，design有life cycle，幾十年前的設計可能還在賣，就是量縮了許多；從每個週期底部爆出來的大兼併就得出，單件IC的rev越來越少，所以必須兼併，保持IP規模，Microsemi已經是3-4次兼併的結果了，Broadcom的策略也是如此，庫存設計越來越多，單件收入越來越低。

另外，介質材料科學也在演進，GaN, GaAs當然更好，激發電流更低，光電轉換效率更優。但目前都用在功率器件；比如用GaN做VCSEL的，LED是被替代是趨勢，VCSEL的量產成本更低。其技術核心是核心半導體器件與光電耦合部分。

總結：摩爾定律是什麼？就是討論Real estate business中的經濟效益。

理論上講，單位面積上的晶體管集成數量愈多，晶圓利用率愈高，就能帶來更多優勢：功耗會更低、載流子遷移率更高、增產率更高、成本縮控、溢價提高。然而實際上，IC製程的迭代映射了市場供需因素，引發了其經濟效益比值和規則的波動。所以在半導體產業中，效能比和增產率是技術演進的重要因素。

短期內，我國無法實現高端數字芯片的進口替代，尤其是在國際大廠已經開始技術變革的今天，我國的芯片製造廠處於加速成長狀態，設計和製程工藝還會遭遇國際大廠技術變革後帶來的衝擊。

非易失內存帶來的新機遇

存儲行業為很多采用中低端製程的企業創造了生存空間，包括數家上市公司以及一些原生於華強北的成長期企業等，他們從國外高端片廠回收廢片，為這些廢片研發控制器技術，進而滿足市場供需。

當然，高端片廠不會縱容某個單一控制器廠商的無限擴張，不會任由他們侵吞疆域。前者會用廢片庫存衝擊中低端市場的佼佼者，限制供給，約束他們的商業版圖。但由於高端產品的升級，這些回收廢片的中低端片廠的生存空間也受到擠壓，譬如美光與英特爾的合作，目前可以量產單顆粒1T的消費級存儲芯片。

作為一則笑談，技術上講，製造Flash Mem比製造邏輯電路更好一點。因為邏輯電路logic壞一點，整個產品就報廢了。而Memory是模塊化的，單個block壞了，其它部分還能繼續用：）

當然，Memory市場也存在未來科技和先進模式的演進。在過去十年間，NVM非易失內存技術（在斷電情況下仍能保持所存儲的數據信息的存儲器）在快速演進，但是半導體大廠往往隱晦NVM技術的未來想象力和應用領域，只是將其作為傳統SSD（固態存儲）市場的迭代品（為了贏得機械介質在1TOPS瓶頸問題後的市場拐點，而Amazon AWS早已在這個容量節點放棄了機械介質）。

非易失內存的特點在於：速度快、掉電數據保存、可大範圍尋址，並可以支持PCIe和DIMM接口。在這種技術背景下，某些一線IDM廠商也在迴避一個問題：他們與OS應用軟件廠商的合作可能被這類存儲技術顛覆。從操作系統角度看，這類存儲器令內存和硬盤的界限變得模糊：系統引導、虛擬內存、OS啟動動作也變得可有可無，傳統操作系統的價值被降低，這就等於挑戰了傳統軟件市場，遺棄了源自平臺的負擔和掣肘。然而未來，Process in memory，一切皆是container+Images化，譬如一個BSD調用一堆存儲鏡像即可（包含：數據集/APP/Run time）。某國外大學實驗室為此跑過Simulation，著實大幅下降OS的overhead。所以，主流存儲芯片廠商均在迴避這一話題，但非易失內存的應用場景仍普遍存在。這個行業，正確打法先是用NVM技術切storage，再逐步替代RAM，直接侵掠DRAM就會招致各方敵對。當然，在未來一段時間，當NVM的主要技術流派（阻變與相變）趨向成熟時，第一個突變會發生在對OS不敏感的雲計算端產生。

AI背景下各類芯片方向的觀察

目前的AI芯片創新，亦遵循摩爾定律的基礎，亦遵循SIMP和馮氏的傳統。但AI專用芯片領域並未處於一種蒸蒸日上的“業態”之中，它仍在起步成長階段。未來，我們需要看到底層架構、IC設計、計算優化和存儲架構的轉變，AI芯片的繁榮建立在這些轉變之後。

對於芯片IP的集成化帶來的效能比和成本的優化不言而喻，但單個IP的價值或週期價值已然不大，SoC自然是主流。但若要談到FPGA，它其實是小批量，頻繁迭代的異構設計，若要預期FPGA市場的攀升，FPGA雲不會是風向標，FPGA雲僅對AI領域還在快速演進的應用有價值，對已固化的算法應用要看是否會引入廉價的ASIC競爭，就是說，一旦端側或IoT的市場格局平穩，硬件創新和分佈幾近飽和，產業向服務轉型的時候，對於FPGA雲的供需就幾乎不在了，可以考察一下國內IC經銷商的SKU數。當然有些場景下ASIC並不適合，此類不一一贅述。

另外，目前大廠的主流聲音是DLA的開放，例如Nvidia獨佔了模型訓練市場3-5年了，唯一對手就剩下TPU，因而沒必要再砸巨資挖護城河了，做DLA生態就好了。ARM和高通也在逐步開放DLA。

談到過去一年，市場對語音芯片和視覺芯片的投入不少。

首先，語音上雲是偏偽的概念。semantic語義識別問題未能完美解決，亞馬遜、谷歌和微軟均未突破一個統計置信區間，因此RNN在端側跑起來意義不大。關於TCN時間卷積網絡，去年底就出現CNN在語音方向替代RNN/LSTM的跡象，但還要評估semantic成果，幾個%沒有意義，要的是置信區間，跨度很大。如今多個NLP廠商（包括視覺廠商）若沒有後臺成千上萬的人工標註也很難有所成效，而Google在嘗試讓這些工作由AI完成，所謂AI for AI。

相比之下，圖像識別反而成熟很多，算法前置可以減壓，降低風險過度集中問題。

隨著5G的到來，有人認為未來的端側芯片市場會弱化，因為較高質量的通訊效率會使得主要計算任務由雲端承載。我並不同意這一觀點：首先，端側用戶體會不到雲端芯片性能提升帶來的增效（如高清HDR片源在雲端播放或遊戲場景在雲端渲染並不會反映到端側體驗）。其次，諸如車載雷達這樣的設備，假設一個LiDAR是7Mbps，整車5-7個LiDAR，假設車速40mph，用5G上雲的話，那麼剎車距離是多少？

準備在芯片領域深耕的投資人，可以利用這樣一個公式考察行業：算力與功耗及花費的對比。例如，2017年行業將進入一個算力節點：每生產1T算力需要消耗1瓦特功耗和1美金成本。我們希望在2018年這一算力節點能夠發展到：每生產2T算力需要消耗1瓦特功耗和1美金成本。所以現在各個製造廠比拼的不僅是性能，而是在性能提升過程中的功耗趨勢和增產趨勢。芯片的PPA評價三要素：性能、功耗、面積。（完）

張書嘉 Morris | 亞馬遜AWS中國負責VC戰略團隊；科學院重點實驗室研究員；連續創業者

某行業工控技術認證專家、國家重點實驗室研究員、香港攝影師協會記者；
投資領域：AI（自主系統和人機交互）、芯片/半導體、IoT/工業化（傳感/通訊/程控/新興業態）、密碼學、數據科學；
早期擔任大學教師；後供職科學院某國家重點實驗室，擔任課題主管；曾在某A股上市企業擔任助理總裁及架構師團主任，後創業被收購。隨後加入Oracle產品戰略團隊，其後加入360集團，主持雲產品戰略與投資協同團隊；現供職於亞馬遜AWS中國。

本篇實錄系根據健一會沙龍第233位主講人張書嘉在健一會主辦的“創投圈的中國“芯”在何處？”主題沙龍上的精彩分享整理而成。根據嘉賓意見，分享內容已刪去部分敏感觀點及內部信息。

分享：張書嘉

整理：尹　揚

分享到:

閱讀更多 健一會 的文章

關鍵字: 亞馬遜公司中興亞馬遜中國