引言：前面幾篇文章，我們介紹了7系列FPGA收發器TX的FPGA接口、8B/10B 編碼器、變速模塊以及TX管腳極性控制。通過本文可以學習以下內容：
- TX Buffer（緩衝器）的結構及使用
- TX PRBS（偽隨機序列）產生器的使用
1.TX Buffer
1.1 TX Buffer結構介紹
圖1顯示了TX Buffer處於收發器TX結構的位置。
圖1、收發器TX時鐘域（點擊看大圖）
GTX/GTH收發器TX數據路徑內有兩個內部並行時鐘域用於PCS組件：PMA組件並行時鐘XCLK時鐘域和TXUSRCLK時鐘域，如圖1所示。為了正確發送數據，XCLK速率必須匹配TXUSRCLK速率，同時，這兩個時鐘域之間的相位誤差必須解決。
GTX/GTH收發器提供兩種方法解決XCLK和TXUSRCLK跨時鐘域問題：
- TX Bufffer
- TX相位對齊電路
當TX Buffer旁路時，TX相位對齊電路被使用解決跨時鐘域問題。也就是說，所有的TX數據路徑必須要麼使用TX Bufffer，要麼使用TX相位對齊電路。圖2給出了這兩種方法在選取時的權衡。
圖2、TX Buffer VS TX相位對齊
1.2 TX Buffer使用方法
當TXBUFSTATUS指示溢出時應該復位TX Buffer。GTTXRESET、TXPCSRESET或者GTX/GTH收發器內部產生的TX Buffer復位都可以復位TX Buffer。為了使能TX Buffer，需要設置以下選項：
- TXBUF_EN = TRUE
- TX_XCLK_SEL = TXOUT
圖3、TX Buffer配置（點擊看大圖）
1.3 TX Buffer Bypass使用方法
旁路TX Buffer是7系列GTX/GTH收發器的高級特性，此時TX相位對齊電路用來實現XCLK和TXUSRCLK時鐘域之間的相位差異，也可以實現TX延遲對齊調整。對於GTX收發器，這種調整可以自動或者手動，而GTH收發器必須由用戶手動控制。圖4顯示了TX Buffer Bypass使用模式。
圖4、TX Buffer Bypass使用模式
2.TX PRBS（偽隨機序列）產生器
2.1 TX PRBS功能
TX PRBS通常用來測試高速鏈路的信號完整性。GTX/GTH收發器可以產生幾種工業級PRBS，如圖5所示。
圖5、GTX/GTH收發器TX支持的PRBS模式
圖6顯示了TX PRBS序列產生器模塊圖。圖中，錯誤插入模塊用於檢測鏈路連通性和抖動容限性測試，採用TXPOLARITY信號支持PRBS翻轉。
圖6、TX PRBS序列產生器模塊圖
2.2 TX PRBS使用模式
圖7顯示了GTX/GTH IP核TX PRBS配置端口。
圖7、GTX/GTH IP核TX PRBS配置端口
1）鏈路測試模式
圖7顯示了使用PRBS-7進行鏈路測試的示意圖。該模式下配置如圖中紅色虛線標記。輸入的數據流只有PRBS模式的數據流才能被RX接收端的PRBS檢測器接收。
圖7、使用PRBS-7進行鏈路測試的示意圖（點擊看大圖）
2）抖動容忍測試
圖8顯示了使用PRBS-7模式進行抖動容忍測試。為了精確的計算器接收器的BER（比特錯誤率），可以採用外部抖動容忍檢測器。該模式下配置如圖中紅色虛線標記。
圖8、使用PRBS-7模式進行抖動容忍測試（點擊看大圖）
7系列FPGA收發器架構詳解連載七：
閱讀更多 通信圖像FPGA工程師 的文章
