隨著聯電、格芯先後退出半導體先進工藝競賽，目前仍有實力一爭高下的，僅剩下臺積電、三星和英特爾。就當前進展而言，臺積電公佈的7nm芯片已有50多款在流片，可算是遙遙領先。英特爾則仍苦苦掙扎於10nm。三星近年來逐漸將代工業務視為發展重點誓做“最受信任的代工廠”，並曾揚言要爭取25%的代工市場，在今年其在美國、中國、日本等多地先後舉辦的三星代工論壇（SFF）上還公佈了其7nm以後的最新工藝路線圖，展示與臺積電拼到底的決心。
按照三星的計劃，2018年晚些時候會推出7nm FinFET EUV工藝，而8nm LPU工藝也會開始風險試產；2019年推出7nm的優化版，即5/4nm FinFET EUV工藝，同時面向RF射頻、eMRAM等芯片的18nm FD-SoI工藝開始風險試產；2020年推出3nm EUV工藝，同時晶體管架構從FinFET轉向GAA（ Gate-All-Around）。三星將GAA視為7nm節點之後取代FinFET晶體管的新一代候選技術。
由於臺積電要到第二代7nm工藝N7+上才會使用EUV工藝，因此三星算是首家大規模量產EUV工藝，激進的三星在7nm工藝就直接上EUV，未來的5/4/3nm節點也會全面使用EUV工藝。
據悉，目前三星已經在韓國華城的S3生產線上部署了ASML的NXE3400 EUV光刻機，這條生產線是由原本的10nm工藝改造而來，EUV產能據稱已經達到了大規模量產的標準。除此之外，三星還將新建一條EUV工藝專用的產線，計劃在2019年底全面完成後，2020年實現EUV量產。
三星代工業務首席工程師Yongjoo Jeon在今年5月份的論壇上表示，三星將使用內部開發的EUV光罩檢測工具，這是一個重要的優勢，因為還沒有類似的商業工具被開發出來。此外，三星也在開發EUV微影光阻劑，並有望在今年稍晚達到大規模量產要求的目標良率。
為何三星如此堅定地在其首個7nm就激進地採用EUV技術？據其表示，採用EUV是綜合許多因素考慮的結果，包括EUV設備是否準備好，成本、多重曝光復雜性、保真度和間距縮放等。至少對三星自家的7nm而言，（柵極）間距可以控制在單次曝光，這使得整個光刻工藝流程減少了與曝光相關的大部分設計複雜性，例如塗色步驟對某些代工廠就是非常困難的一段製程。
此外，傳統多重曝光的諸多限制之一就是圖案保真度，所見通常並不是所得。據三星表示，通過採用EUV，圖案保真度比採用ArF多重曝光提升了70%。在版圖設計方面，EUV可以簡化佈線，甚至在某些情況下可以較少過孔，極大的降低了設計複雜性。當然，EUV帶來的好處遠不止這些。
三星稱，在存儲應用中，與基於ArF的多重曝光設計相比，採用單次曝光的2D EUV可以版圖佈局面積減小最多達50%。為此，
三星將最高密度的SRAM位單元尺寸縮小到0.0262μm²。
半導體業界為EUV已經投入了相當龐大的研發費用，因此也不難理解他們急於收回投資。雖然目前還不清楚EUV是否已經100%準備就緒，但是三星已經邁出了實現大規模量產的第一步。
問題是，如果技術有了，產能有了，客戶會有誰？目前臺積電已經拿下了絕大部分的7nm訂單，本就少之又少的7nm客戶，還會剩下哪些留給三星。
7nm之後，三星押寶GAA
GAA（環繞柵極）相比現在的FinFET三柵極設計，將重新設計晶體管底層結構，克服當前技術的物理、性能極限，增強柵極控制，性能大大提升。自二十一世紀初以來，三星和其他公司一直在開發GAA技術。GAA晶體管是場效應晶體管（FET），在通道的所有四個側面都有一個柵極，用於克服FinFET的物理縮放比例和性能限制，包括電源電壓。IMEC也認為，GAA晶體管將是未來最有可能突破7nm以下FinFET工藝的候選技術。
據三星介紹，自2002年以來，三星專有的GAA技術被稱為多通道FET（MBCFET），MCBFET使用納米片器件來增強柵極控制，顯著提高晶體管的性能。
而業內人士認為，三星所說的MBCFET，其實屬於水平溝道柵極環繞技術(Horizontal gate-all-around，有些文獻中又稱為Lateral gate-all-around，以下簡稱水平GAA，柵極環繞則簡稱GAA)的一種。儘管並沒有公開對外宣佈,但其它的芯片廠商其實也在同一個方向努力，所計劃的啟用時間點也是大同小異。大家都是採用水平GAA，只不過鰭片形狀各有不同，三星是採用納米板片形狀的鰭片，有些廠商則傾向橫截面為圓形納米線形狀的鰭片。這些都屬於水平GAA，其它的變體還包括六角形鰭片，納米環形鰭片等。
關於三星的GAA即MCBFET技術何時能量產，該公司此前的規劃是在2020年開始在3nm節點量產，但Gartner代工廠研究副總裁Samuel Wang預計，三星將在2022年左右正式量產GAA晶體管，不過看起來進展速度比預期更快。
閱讀更多 半導體那些事兒 的文章
