阿里“平頭哥”橫空出世，芯片界一片歡呼雀躍，加上在此之前國際巨頭Google，微軟，蘋果早早就介入芯片領域，“平頭哥”的出世算是順應時代潮流的舉動。緊接著一份IC行業2019應屆生薪水單流竄網絡，直指芯片行業薪水劍指互聯網薪水，芯片設計的春天真的來了。
伴隨著人類社會的物質需求的急速發展，芯片這個小小的電子元件已經在我們生活中無孔不入，形形色色的芯片隨著日益增長的社會需求而強勁增加，其功能也不斷豐富，豐富的功能算法勢必使得芯片設計的複雜度以及集成度成爆發式增長。這樣一來，給設計帶來很大挑戰。其實除芯片設計之外，更重要的，或者說需要人手更多的，挑戰更多的卻是另一份職位——芯片驗證。
以數字芯片為例，芯片前端設計的工作中，設計人員和驗證人員的數目比例大致是1：2，或者驗證工程師數目要更多一些，也就是說，目前來講，芯片驗證的挑戰已經越來越大。數字芯片驗證的成功，才是提高芯片流片成功的關鍵因素。那麼國內數字芯片驗證技術的現狀到底如何呢？
從功能驗證的變革來看，芯片驗證的語言與方式多種多樣，我們可以用設計語言Verilog搭建驗證平臺，也可以用高級軟件語言C或者C++搭建驗證平臺。當然，當下模塊驗證最突出的當屬基於UVM驗證平臺System Verilog環境，當然驗證的語言與方式不僅僅是這些。一切能抓出設計Bug的驗證方式都是好方式，否則多麼華麗的語言與平臺都是假把式。
當下芯片設計，一些高端芯片已經步入極高集成度，極高複雜度的時代，CPU，GPU，TPU以及我們引以為豪的華為麒麟芯片等等各類高大上的芯片，無一例外，都是數億門級別的規模，集成度和複雜度可見一斑。但是大多數芯片驗證的方法卻並無太大的進步，還是沿用以上所講的這些方式方法。那麼如何在複雜芯片驗證上面提出或者創造新的驗證方法便是十分緊急。而事實上，芯片設計上游的EDA公司，也十分清楚這一點，在不斷提供更好的方法與支持。
當前複雜芯片的驗證，尤其是集成系統的驗證，是難點。我們大多數都用FPGA硬件設計驗證，驗證大型複雜芯片的系統功能，前提是我們的模塊及驗證做得很完備，這樣在FPGA原型驗證的時候不至於花大量的時間去Debug模塊內部的一些小Bug（雖然Bug無大小之分）。
當芯片規模達到十億門甚至百億門的規模，FPGA原型驗證的效率已經無法讓人滿意，每一次版本的迭代，都需要大量的工作去完成。另外，當模塊級別的驗證做得不充分的時候，FPGA上的debug實在是讓人頭疼，因為內部信號無法可見。硬件加速器驗證適時的出現，讓我們在EDA的simulation驗證和FPGA原型驗證之外，又多了一個驗證的利器。
Simulator應該算是FPGA基礎上衍生出來的，但就是這個衍生，卻讓複雜芯片驗證的速度加速，能夠加快複雜芯片上市時間。往前10年，可能除了全球最大的幾家芯片設計公司在用硬件加速器Emulation驗證技術提高特大型複雜芯片的驗證效率和流片成功率，一般的芯片設計公司都沒有接觸過這種技術。好在近年來，芯片技術突飛猛進，越來越多的國內芯片設計公司也開始選擇使用硬件加速Emulation驗證技術提升自己的驗證效率。
國內以華為海思為代表的芯片設計公司，在複雜芯片驗證中，已經將硬件加速驗證技術放在一個非常重要的位置，每年的投入都在不斷的增加，硬件加速器在海思的地位已經同美國設計企業中硬件加速器的地位一樣了，這是非常值得肯定和欣喜的。因為在先進技術的應用上，海思已經能夠跟上腳步。並且一些後期之秀，也已經認識到emulator在驗證中的重要性，希望更多的芯片設計公司能夠學習運用這些先進的驗證手段，加快國產複雜芯片的上市進程。
閱讀更多 歐陽公明仔父 的文章
