隨著信號上升沿時間的減小，信號頻率的提高，電子產品的EMI問題，也來越受到電子工程師的重視。高速pcb設計的成功，對EMI的貢獻越來越受到重視，幾乎60％的EMI問題可以通過高速PCB來控制解決。
隨著信號上升沿時間的減小，信號頻率的提高，電子產品的EMI問題，也來越受到電子工程師的重視。高速pcb設計的成功，對EMI的貢獻越來越受到重視，幾乎60％的EMI問題可以通過高速PCB來控制解決。
1、高速信號走線屏蔽規則
如上圖所示：在高速的PCB設計中，時鐘等關鍵的高速信號線，則需要進行屏蔽處理，如果沒有屏蔽或只屏蔽了部分，都是會造成EMI的洩漏。建議屏蔽線，每1000mil，打孔接地。
2、高速信號的走線閉環規則
由於PCB板的密度越來越高，很多PCB layout工程師在走線的過程中，很容易出現這種失誤，如下圖所示：
時鐘信號等高速信號網絡，在多層的PCB走線的時候產生了閉環的結果，這樣的閉環結果將產生環形天線，增加EMI的輻射強度。
3、高速信號的走線開環規則
規則二提到高速信號的閉環會造成EMI輻射，同樣的開環同樣會造成EMI輻射，如下圖所示：
時鐘信號等高速信號網絡，在多層的PCB走線的時候產生了開環的結果，這樣的開環結果將產生線形天線，增加EMI的輻射強度。在設計中我們也要避免。
4、高速信號的特性阻抗連續規則
高速信號，在層與層之間切換的時候必須保證特性阻抗的連續，否則會增加EMI的輻射，如下圖：
也就是：同層的佈線的寬度必須連續，不同層的走線阻抗必須連續。
5、高速PCB設計的佈線方向規則
相鄰兩層間的走線必須遵循垂直走線的原則，否則會造成線間的串擾，增加EMI輻射，如下圖：
相鄰的佈線層遵循橫平豎垂的佈線方向，垂直的佈線可以抑制線間的串擾。
6、高速PCB設計中的拓撲結構規則
在高速PCB設計中有兩個最為重要的內容，就是線路板特性阻抗的控制和多負載情況下的拓撲結構的設計。在高速的情況下，可以說拓撲結構的是否合理直接決定，產品的成功還是失敗。
如上圖所示，就是我們經常用到的菊花鏈式拓撲結構。這種拓撲結構一般用於幾Mhz的情況下為益。高速的拓撲結構我們建議使用後端的星形對稱結構。
7、走線長度的諧振規則
檢查信號線的長度和信號的頻率是否構成諧振，即當佈線長度為信號波長1／4的時候的整數倍時，此佈線將產生諧振，而諧振就會輻射電磁波，產生干擾。
8、迴流路徑規則
所有的高速信號必須有良好的迴流路徑。儘可能的保證時鐘等高速信號的迴流路徑最小。否則會極大的增加輻射，並且輻射的大小和信號路徑和迴流路徑所包圍的面積成正比。
9、器件的退耦電容擺放規則
退耦電容的擺放的位置非常的重要。不合理的擺放位置，是根本起不到退耦的效果。退耦電容的擺放的原則是：靠近電源的管腳，並且電容的電源走線和地線所包圍的面積最小。
想要了解更多EMI問題解決的內容，你可以按照下圖的指示，用今日頭條app上方的搜索框輸入“EMI問題解決”，如下圖所示，去搜索你想要了解的內容。裡面文章、視頻、資訊等等，都可以搜搜看。
閱讀更多 工程師小何 的文章
