會議推薦
拆解分析機構TechInsights的分析師探索了第四代3D快閃存儲器芯片──海力士(SK Hynix)的256-Gbit 72層TLC NAND，指該芯片具備市場上最高閘極堆疊的產品。
在SK Hynix的72層(72L) TLC NAND快閃存儲器中，所謂的P-BiCS (Pipe-shaped Bit Cost Scalable)單元，是利用管線式(pipe)閘極連結每一個NAND字串(NAND string )；從其佈局可見，該芯片包含4個平面(plane)以及雙面字元線開關/解碼器(two-sided wordline switches/decoders)。
該存儲器陣列的效率約57%，是因為相對較大的存儲器與其他周邊；而SK Hynix的36L與48L產品存儲器陣列效率則分別為67.5%與64.0%。此趨勢顯示SK Hynix應該會為下一代芯片開發尺寸更小巧的設計。
三星(Samsung)以及東芝/WD (Toshiba/Western Digital)的64L 3D TLC NANS裸晶，有超過65%的存儲器陣列效率；不過以上的存儲器芯片尺寸以及功能則都差不多。
各家64L與72L 3D NAND快閃存儲器單元陣列效率比較
SK Hynix 72L NAND快閃存儲器的位元密度為3.55 Gbits/mm 2，高於Samsung/WD之64L芯片；而美光/英特爾(Micron/Intel)的64L 3D NAND芯片是4種解決方案中位元密度最高的，主要是因為採用名為CuA (CMOS under the array)的獨特磚式(title)佈局。
64L與72L 3D NAND存儲器芯片位元密度比較
在3D NAND存儲器單元架構方面，SK Hynix芯片堆疊了總共82個閘極，包括選擇器(selector)與虛設字元線(dummy wordlines，DWL)；我們知道有72個閘極是用於主動字元線單元，而最上方的三個閘極則是用於源極與汲極的選擇器閘極(selector gates，SG)，剩餘的7個閘極應該是用於DWL以及隔離閘極(isolation gates)。
在各家廠商的64L NAND元件中我們看到：
Samsung採用了總數71個閘極，其中有3個用於SG，4個用於DWL；
Toshiba/WD產品的閘極總數為73個，其中7個用於SG，2個用於DWL；
Micron/Intel產品的閘極總數為76個，其中2個用於SG，7個用於DWL。
垂直單元效率計算方法，是主動字元線的數量除以垂直堆疊閘極的總數；其結果就是該3D NAND存儲器單元架構的流程效率。SK Hynix 72L產品的垂直單元效率為87.8%，Toshiba/WD的64L BiCS產品也是一樣；Samsung的64L產品效率則為90.1%，而Micron/Intel的64L產品效率則為84.2%，如下圖所示。
64L與72L 3D NAND存儲器產品的垂直單元效率
SK Hynix先前的36L與48L產品是採用單步驟蝕刻製程來製作分別為43個與55個閘極總數的通道電洞(channel holes)；新一代的72L存儲器單元則是採用兩步驟蝕刻製程來製作通到電洞。在管線閘極上，較低的42個閘極以及較上方的40個閘極，分別是以兩個不同的蝕刻步驟形成。而狹縫(slits)與子狹縫(sub-slits)則是以單步驟蝕刻形成，製程整合程序如下：
管線閘極鑄模成形(下方部位)
通道蝕刻(下方部位)
犧牲層填入電洞；
鑄模成形(上方部位)；
通道蝕刻(上方部位)；
犧牲層移除；
通道成形。
Micron/Intel的64L產品採用雙堆疊NAND字串架構，在上部與下部堆疊之間有一個平板(plate)；而SK Hynix的72L產品則是採用兩步驟蝕刻製程，而非雙堆疊NAND字串，工程師必須要嚴密控制製程步驟，以避免上下部位的通道電洞未對齊；該電洞的尺寸在256 Gbit 72L產品約只有10納米。
會議推薦
閱讀更多 EETOP 的文章
