每平方毫米近3億個晶體管！臺積電3nm工藝挑戰摩爾定律

智東西（公眾號：zhidxcom）編 | 韋世瑋

智東西4月21日消息，據外媒phoneArena報道，臺積電的3nm芯片將實現每平方毫米近3億個晶體管的晶體管密度，提升了1.7倍。同時，其性能將提升5%，能耗降低15%，預計將於2021年下半年開始生產，2022年下半年實現量產。

長期以來，臺積電和三星一直都在競相完善3nm芯片的生產設施，但由於今年新型冠狀肺炎病毒的爆發，雙方的完善進度亦受到了影響。據悉，三星3nm芯片的量產計劃也將從2021年推遲到2022年。

一、臺積電5nm芯片每平方毫米晶體管數量達1.713億

作為全球最大的獨立代工企業，臺積電的客戶覆蓋了蘋果、高通和華為等眾多重要芯片及移動終端廠商。但無論為哪家客戶提供芯片代工服務，工藝中都有一個不變的原則——芯片晶體管越多，其功率和能效就越高。

簡單地說，芯片代工廠所使用的工藝節點與特定面積內（如平方毫米）的晶體管數量有關。

例如，當前使用7nm工藝生產的芯片，包括蘋果A13、高通驍龍865和華為麒麟990，它們的晶體管密度約為每平方毫米1億個晶體管。其中，蘋果公司可在每顆A13芯片中填充85億個晶體管。

而臺積電的5nm芯片晶體管密度為每平方毫米1.713億個晶體管，這將使蘋果的5nm芯片A14 Bionic能夠擁有150億個晶體管，性能提升10%-15%，能耗降低25%-30%。

實際上，晶體管對芯片性能的影響與摩爾定律有關。這是英特爾創始人之一戈登•摩爾在上世紀60年代提出的理論，他認為集成電路上可容納的晶體管數量，每隔18至24個月就會增加一倍，性能也將提升一倍。

近年來，隨著製程工藝技術逐漸接近物理天花板，也出現了“摩爾定律已死”的觀點。但目前看來，這一定律仍在極其緩慢地發展中。

二、三星GAA工藝或領先臺積電一年

在3nm製程領域，臺積電和三星的3nm工藝分別採取了不同的方法。

臺積電使用的是FinFET（Fin Field-Effect Transistor，鰭式場效晶體管）工藝，該工藝有助於控制電路中電流和電壓的流動。

三星則使用了GAA MCFET（多橋通道 FET）工藝，能夠讓晶體管更小、性能更強，同時該工藝生產的3nm芯片與7nm相比，性能將提升35%，功耗降低50%。

有業內諮詢師認為，三星在GAA工藝方面可能將領先臺積電一年，而英特爾可能比三星落後兩到三年。

“GAA將標誌著我們代工業務的一個新時代。”三星負責代工市場營銷的副總裁Ryan Lee談到。

目前看來，在3nm製程之前，今年晚些時候將會有基於5nm製程芯片的設備發佈。

在一切按計劃進行的前提下，今年的蘋果iPhone 12系列將是第一批使用5nm芯片的智能手機，該設備將於9月至11月期間發佈。而首款搭載5nm芯片的安卓手機將是華為Mate 40系列。