立题简介：
内容：介绍allegro下修铜皮实例-03；
作用：介绍allegro下修铜皮实例-03；
PCB环境：Cadence 16.6；
日期：2018-06-15；
=====================分割线========================
立题详解：
对“Cadence的allegro”而言，在“allegro”下，对“铜皮”而言，在后期需要不断进行调整，使其满足设计需要；尤其是对“静态铜”而言，很多情况下，由“动态铜”转换为“静态铜”时，在“通孔焊盘”处；
但在部分时候，若是“动态铜”其容易出现以下2种情况：
i）、对“动态铜”：在多次执行“覆铜命令”后，其会出现“动态铜叠加 ”的情况；
ii）、对“动态铜”：在多次执行“覆铜命令”或“修铜命令”后，其“动态铜自动Disable”，即失去“自动避让”的特性；
具体如下所示：
截图1：全图：
截图2：top层截图：
1、动态铜自动Disable举例
对“Cadence的allegro”下，“动态铜自动Disable”实例如下：
首先，通过“Display”-->“Status...”查看“PCB板”整体状况，并将“Disable”，如下所示：
然后，“添加铜皮”，执行“Shape”-->“Rectangular”，如下所示：
截图1：
截图2：
然后，“添加铜皮”后，虽然其为“动态铜”，但不会避让，如下所示：
截图1：
截图2：
最后，若需实现“自动避让”，必须手动设置为“Smooth”，执行“Shape”-->“Global Dyanic Params...”，如下所示：
截图1：
截图2：
截图3：
分享到:
閱讀更多 電子空與無 的文章
