还有甚么

接电源正极的拉电阻称之为上拉电阻，接电源负极的拉电阻称之为下拉电阻

在数字电路的世界中只能识别"0"和“1”，加入上拉电阻，可以把未知状态的电路控制为高电平“1”；加入下拉电阻，可以把未知状态的电路控制为低电平"0"，可以有效的防止意外发生。

上拉电阻电路分析

• 在下图电路A中，没有加入上拉电阻，在开关没有导通时，输入端口A的电平状态是未知的。
• 在下图电路B中，加入了上拉电阻（连接到VCC的拉电阻称为上拉电阻），在开关没有导通时，输入端口B由于通过上拉电阻连接到VCC，所以电平状态钳制为高电平。
• 很明显B电路的设计优于A电路
  

下拉电阻电路分析

• 在下图电路C中，没有加入下拉电阻，在开关没有导通时，输入端口C的电平状态是未知的。
• 在下图电路D中，加入了下拉电阻（连接到GND的拉电阻称为下拉电阻），在开关没有导通时，输入端口D由于通过下拉电阻连接到GND，所以电平状态钳制为高电平。
• 很明显D电路的设计优于C电路

三极管驱动电路中往往也会加入上拉或者下拉电阻

在下图的继电器驱动电路中，NPN三极管的驱动电路加入了下拉电阻，DR没有输入驱动信号时，下拉电阻把三极管的基极钳制在低电平，能有效的防止三极管意外导通；PNP三极管的驱动电路加入了上拉电阻，DR没有输入驱动电信号时，上拉电阻把三极管的基极钳制在高电平能，能有效的防止三极管意外导能。

上拉电阻、下拉电阻总结

上拉电阻可以让信号钳制在高电平；下拉电阻可以让信号钳制在低电平

欢迎大家讨论上拉、下拉电阻会用在哪些应用场合？你觉得三极管放大电路中的基极（b）偏置电阻算是上拉或者下拉电阻吗？

欢迎关注@电子产品设计方案，一起享受分享与学习的乐趣！关注我，成为朋友，一起交流一起学习

• 记得点赞和评论哦！非常感谢

电子产品设计方案

什么是上拉电阻和下拉电阻？回答这个问题，我们就以两个实际的电路图为例来详细介绍一下上拉电阻和下拉电阻及其在电子电路中的作用吧。

1、上拉电阻
▲ LM393电压比较器中的上拉电阻。

上图为LM393构成的一个简单的光控电路，图中的电阻R4即为上拉电阻。那么LM393的输出端①脚为何要接一个上拉电阻呢？下面我们先来看一下LM393的内部电路图（见下图）。▲ LM393内部电路图。

从图中可见，LM393的输出级为一个集电极开路的NPN型三极管，这种输出级称为集电极开路输出（即OC输出，若这种输出级为MOS场效应管，则称为漏极开路输出，即OD输出）。OC输出便于与后级电路接口，故不少电压比较器、门电路都采用这种结构的输出级。由于这种OC输出若不接上拉电阻无法输出高电平信号，故LM393电压比较器在使用时必须外接一个上拉电阻。这样当LM393内部输出级的三极管导通时，其输出为低电平信号，内部三极管截止时，其输出为高电平信号。

上拉电阻的阻值如何选取？

还以上图电路为例，若LM393构成的比较器只是用于光控、温控，工作频率不高，只要求能输出高低电平信号给后级电路，此时上拉电阻取数十至数百KΩ皆可。若电路对静态耗电有要求，上拉电阻还可以取MΩ级的。

若LM393构成的比较器是用于对各种高频交流信号进行整形的（譬如频率计输入端的整形电路），这时为了减小输出分布电容对LM393输出波形边沿的影响，希望上拉电阻尽可能的小，不过考虑到LM393内部输出级三极管的Icm不是很大，此时上拉电阻可取数百至数千Ω。

综上，上拉电阻的具体取值与电路的工作频率、电源电压及负载大小都有关系，具体阻值视实际情况而定。

2、下拉电阻

与上拉电阻相比，下拉电阻现在用的较少，在以前的锗三极管开关电路中较常用。▲ 锗三极管开关电路中的下拉电阻。

我们知道，锗三极管的死区电压在0.2V左右，并且穿透电流Iceo大都在μA级（大功率锗三极管的Iceo甚至可达mA级，而硅三极管的Iceo一般都在nA级，可以忽略不计）。在锗三极管构成的开关电路中为了让锗三极管能够充分截止，有时需要在其发射结上加一个下拉电阻（如上图电路中的R2），以减小管子较大的Iceo的影响，使其能够充分截止。

创意电子DIY分享

什么是上拉电阻，什么是下拉电阻？

上拉电阻和下拉电阻常用数字电路，由于数字电路中存在高低电平场合。

上拉电阻：电阻的一端接VCC，一端接逻辑电平接入引脚，如下图

如上图所示，R13、R14一端接3.3，一端通过J17接单片机引脚，因此这两个电阻称作上拉电阻。

下拉电阻：电阻一端接GND，一端接逻辑电平接入引脚，如下图

如上图所示，R18一端接GND，一端接单片机引脚，因此这个电阻为下拉电阻。

上拉电阻和下拉电阻作用

提高驱动能力

比如，单片机输出高电平，但是由于后续电路影响，输出电平不高，就达不到VCC，业会影响电路工作，所以需要接上拉电阻。下拉电阻的情况恰好相反，使单片机引脚输出低电平，由于后续电路影响输出低电平达不到GND，所以需要接下拉电阻。

Talk工控小白

是不是经常听别人讲，加个上拉电阻试试看，加个下拉电阻试试看，是不是还在疑惑上下拉电阻是什么，该怎么用，什么时候用，有什么用途？

1.什么是上下拉电阻

上拉电阻：把一个不确定的信号通过电阻连接到高电平，使该信号初始为高电平；

下拉电阻：把一个不确定的信号通过电阻连接到低电平，使该信号初始为低电平；

2.上下拉电阻的接线方法

上拉电阻如下图所示：

电阻R12将KEY1网络标识上拉到高电平，在按键S2没有按下的情况下KEY1将被钳制在高电平，从而避免了引脚悬空而引起的误动作；

下拉电阻如下图所示：

电阻R29将DIR网络标识下拉到低电平，在光耦没有导通的情况下DIR将被钳制在低电平，从而避免了引脚悬空而引起的误动作；

3.上下拉电阻的作用

提高电路稳定性，避免引起误动作。第一图中的按键如果不通过电阻上拉到高电平，那么在上电瞬间可能就发生误动作，因为在上电瞬间单片机的引脚电平是不确定的，上拉电阻R12的存在保证了其引脚处于高电平状态，而不会发生误动作。

提高输出管脚的带载能力。受其他外围电路的影响单片机在输出高电平时能力不足，达不到VCC状态，这会影响整个系统的正常工作，上拉电阻的存在就可以使管脚的驱动能力增强。这里特别强调如下：带片上I2C资源的单片机，其SCL和SDA引脚是开漏引脚，如果当做普通的GPIO来用的话，你会发现该引脚输出高电平极不稳定甚至因为负载的关系都无法正常输出高电平，这时候就需要在这两个引脚上加上拉电阻了。

通过上面的讲解，不知道困扰你多时的上下拉电阻你明白了吗？

玩转嵌入式

什么是上拉电阻，下拉电阻?

答：上拉电阻在电路中，针对输入信号或晶体管放大器，就是将电源电压或不确定的信号通过一个电阻钳位在高电平（对GND），对于晶体管放大电路来说，通过适当调整上拉电阻或下拉电阻的阻值，改变基极b电位，可以使放大电路工作在截止区、放大区、饱和区。

对于放大电路来说，上拉电阻是对器件输入电流，下拉电阻是输出电流；大小强弱只是上拉电阻的选择的阻值不同，没有什么严格区分；对于非集电极（或漏极）开路输出型电路（如门电路）提供电流和电压的能力是有限的，上拉电阻的功能主要是为基极输入、集电极开路输出型电路输出电流提供一个通道而言。

知足常乐2018.1.23

知足常乐0724

什么是上拉电阻？

一端接在电源正极，另一端接在I/O接口引脚的电阻，使得I/O引脚长时间保持在高电平状态。

什么是下拉电阻？

一端接在电源负极，另一端接在I/O接口引脚的电阻，使得I/O引脚长时间保持在低电平状态。

该用上拉电阻还是下拉电阻？

对于输入端来说，上拉或者下拉都可以，这取决于你希望输入端的电平的常态，是高电平就用上拉电阻，是低电平就用下拉电阻。

对于输出端来说，如果是集电极或者漏极对电源正极开路，就必须使用上拉电阻将电平固定在高电平；如果是发射极或者源极对电源负极开路，就必须使用下拉电阻将电平固定在低电平；如果是三态输出端（推挽输出），在高阻态的时候，要输出高电平就用上拉电阻，要输出低电平就用下拉电阻。

上拉电阻和下拉电阻阻值选多大？

对于输出端：

需要考虑负载电流和输出端的极限电流，主要考虑能够提供足够的负载电流就好。

阻值越大负载电流越小，反之越大。

对于输入端：

阻值的选取，直接影响信号传输的抗干扰性，一般来说，会使用1K～10K的电阻，当然也可以超出这个范围。

阻值越小，抗干扰越强，但需要更大的输入功率（P=U*U/R）使得系统功耗过大。

阻值越大，抗干扰越弱，但仅需要很小的输入功率（P=U*U/R）使得系统很节能。

想使用较大的阻值，降低功耗，需要尽可能缩短信号传输的距离。

如果你有示波器，在加入上拉或者下拉电阻的输入端，进行测量，将阻值从大到小进行变化，你会看到在不输入任何信号的时候，杂讯的波幅会越来越小，也就是信噪比越来越高。

好了就介绍到这里，如果还有疑问，欢迎在评论中向我提问！

机电匠

这个一般是数字电路里面的说法比较多。

数字里面高电位表示真，低电位表示假...........

上拉电路就是把电路的电位拉高。如下图

这个R44一端接的v3.3是电源电压所以算是高电压，把这种接的电阻就叫做上拉电阻。

同样，下拉电阻就是把电路的电位拉低。如下图

这个R50一端没有直接接的ic的脚，一端接的相对于电源的参考地，。把这种就叫做下拉。

类似的还有这样的

大大太阳啊

所谓的上拉电阻和下拉电阻，主要应用于CPU或小信号集成块控制输出端，因其内部连接的都是三极管，要想其输出准确的控制信号，就得为其提供必要的工作条件，如果该输出端口为极电极开路输出，那必须接上拉电阻到电源，为这个端子提供初始的高电平或低电平，否则就没有信号输出。如果该输出端口为发射极输出，一般接一个对地的下拉电阻，在输出低电平时可以起到抗干扰防止误动作的作用，

这个世界上耗子太多

简单说就是给悬空引脚一个确定的电平，以避免不可预测的故障发生。

比如绝缘栅型场管，由于栅源极间电阻非常之大，又因寄生电容的存在因此对一点干扰都会产生一个较大的栅源电压波动，从而导致场管误动作。

大部分cmos集成电路都需注意这个问题。

另外在OD或OC电路中通常是需要上拉电阻用以取得确定的匹配电平。

条头戒我赌

为什么要加上拉或者下拉电阻？因为各种CPU在上电初始化期间，各I/O口的输出状态是不定的，这就导致了在这一期间线路的功能没办法被CPU控制，从而导致线路功能的不确定性，这是设计者不愿意看到的，上拉或者下拉很大程度上就是为了解决这一期间的问题

關鍵字: 引脚 高电平 接电源