今天里昨天里明天
万物都有极限，EUV光刻距离全面走进产业端还有一段路要走，更别轻谈突破摩尔定律天花板这一问题。或许的是，光刻机并不是硅基芯片的终结者，量子芯片才是？
1、台积电5nm制程蓄势待发？
目前台积电7nm制程的市场需求依然旺盛，订单量始终高居不下。有说台积电5nm制程是蓄势待发状态，但无疑的是工艺研发质量和进度或多或少受到了疫情的影响，生产设备供应不足，台积电无法升级晶圆厂产线。
2、EUV光刻距离全面走进产业端还有一段路要走。
台积电就凭借率先实现7nm工艺而获得了大量的订单，并借此分摊了巨额的研发费用与投入。5nm、3nm等节点上启用EUV技术已经是必备之选？据称3nm将淘汰FinFET晶体管，转而直接使用GAA环绕栅极晶体管。是不是意味着很快迈入到了3nm制程的新时代？
但就目前而言，行业内能够实现EUV芯片稳定量产的并不多。一方面想要提升EUV芯片的成品率，材料技术、流程控制、缺陷检验等都是需要攻克的问题。
再有，成本问题、极紫外光光源控制难度极高，EUV也对半导体供应链要求不在小。3nm节点设计上采用了GAA环绕栅极晶体管工艺，用于替代FinFET晶体管技术？但其成熟度和可靠性，成品率问题，都是一系列大大的问号。EUV光刻距离全面走进产业端还有一段路要走。
3、或许的是，光刻机并不是硅基芯片的终结者，量子芯片才是？
关于摩尔定律，维基上是这般定义的“摩尔定律是指IC上可容纳的晶体管数目，约每隔18个月便会增加一倍，性能也将提升一倍。”
也有人说，尽管突破摩尔定律天花板这个任务任重道远，却是一条必须通关的重要道路？
2019 年于美国硅谷登场的一场半导体光刻技术研讨会中，业界就提出半导体工艺蓝图虽然在未来 10 年可以一路推进至 1nm，却可能因光刻胶材料的瓶颈，让工艺发展到 3nm 节点时就出现警讯。可能3nm会是光刻机的最终商用可行的制程节点，未来能否进一步突破，可能还要看整个半导体产业链中的材料、设备、制造等各个细分领域齐心协力。或许的是，光刻机并不是硅基芯片的终结者，量子芯片才是？
IT小众
目前，芯片制程玩家三足鼎立：英特尔、三星、台积电。从市场份额，技术成熟度来看，台积电领先。根据台积电的规划“3nm年后量产、2nm进展顺利，1nm遥遥无期”，那1nm之后又是什么呢？下文具体说一说。
什么是制程工艺？
简单回顾一下晶体管的结构，如下图所示。晶体管的工作原理很简单，通电1断电0，实现了计算机的运算。Gate（栅极）相当于闸门，主要负责控制Drain(漏极）和Source（源极）的通断。栅极（Gate）的宽度决定了电流通过的损耗，表现出来就是手机的发热和功耗，宽度越窄，功耗越低，栅极的最小宽度，就是我们所说的XXnm工艺的数值。
原子的大小大约为0.1nm，10nm的工艺要保证一条线上只有不到100个原子，一个原子出现了问题，整个产品就报废了，产品的良品率大打折扣。
芯片制程工艺演进？
目前，最先进的芯片制程工艺是台积电的7nm EUV，苹果的A13处理器、华为的麒麟990 5G处理器、高通骁龙865处理器都采用了台积电的额7nm EUV工艺。
6nm制程将会在年底量产，比7nm加强版多了1层EUV（极紫外光刻）光罩层。
5nm已经准备好了量产，相比前辈们，5nm制程增加了更多了EUV光罩层。预计华为的麒麟1020处理器、苹果的A14、高通的骁龙875芯片，将会采用台积电的5nm制程工艺。
3nm制程工艺，将会在明年试产，2022年下半年实现量产。2nm技术预计2024年左右推出，而1nm及其更先进的制程工艺仍然在研发中，距离商用遥遥无期，下图显示了制程工艺的技术路线。
2nm、1nm工艺
目前，7nm、5nm制程工艺，采用了Co作为MOL布线材料，以及EUV光刻，是进一步改进的FinFET结构，finFET能力已经探底。
4nm、3nm工艺开始，FinFET结构将会被GAA结构取代，第一代GAA采用了硅纳米片，采用Ru作为布线材料。
2nm工艺，将会采用Forksheet结构。
1nm工艺，将会采用CFET结构，技术细节暂时未知，下图显示了芯片结构工艺的演进。
总之，半导体工艺正在有序推进，今年年底量产5nm，2022年量产3nm，2024年推出2nm，至于1nm仍然遥遥无期，1nm是当前半导体工艺的光锥和视界，没有人知道1nm之后半导体行业会发生什么。也许未来是量子计算、生物计算等等。
如果觉得对你有帮助，可以多多点赞哦，也可以随手点个关注哦，谢谢。
Geek视界
感谢您的阅读！
【未来会不会有3nm，1nm芯片？我们会不会打破1nm工艺制程的禁锢】
中芯国际目前并没有拿到花费2.2亿美元订购的7nm EUV光刻机。但是，我们也知道中芯的N＋1技术，已经非常接近7nm工艺。这对于我们来说无疑是一剂强心针，我们知道，已经实现量产FinFET 14nm工艺芯片，并且在最近还为华为麒麟710A处理器进行了代工。
当我们也知道，中芯已经在打造N＋1，N＋2方案，中芯国际联席CEO梁孟松透露，N+1工艺和14nm相比性能提升20%，功耗降低57%，逻辑面积缩小63%，SoC面积减少55%。这就说明，中芯已经在绕过7nm 光刻机的一些壁垒，再打造属于自己的7nm工艺。
当然我们必须要知道的是，光刻机方面的缺失，确实远远制约着我们在芯片技术方面的发展。目前三星，台积电都在不断的挑战摩尔定律，除了在2020年下半年量产5nm工艺，而3nm和2nm技术已经定于2022年和2024年推出，而1nm工艺也在不断研发过程。
确实，finFET能力已经需要被新的技术替代，而下一代晶体管纳米片FET出现，给这种突破nm限制，带来了可能。纳米片FET是finFET的扩展。它的侧面是finFET，栅极包裹着它。纳米片的出现，将会使用在在3nm处，并可能延伸至2nm甚至1nm。
确实对于1nm等更极限的探知，非常的困难。而在我们目前缺乏光刻机的前提下，似乎给这种困难带来了雪上加霜。
有消息称，中科院制造出2纳米芯片，这一个级别的芯片全称为垂直纳米环珊晶体管，实际上就是硅-石墨烯-锗基片。如果消失属实的话，我们可能打破荷兰ASML公司光科技的专利，走出一条不一样的路。
我并不认为我们没有打破1nm工艺束缚的可能，而我们现在要做的是，能够光刻机技术的需求下，打破荷兰ASML的束缚。中国有太多的公司，有这样的可能，而我们也期待这样的公司，满足我们这种期盼。
