本文作者：西南交通大學研究生導師邸志雄博士。
近日，有報道稱谷歌將深度強化學習方法引入芯片設計中，6小時內完成芯片佈局設計，而完成相同設計步驟，人類專家往往要花費數週時間。該報道一度引起人們對機器設計芯片的濃厚興趣。那麼芯片後端設計的過程中能否引入AI算法，用芯片設計芯片能否成為現實，本文引用最新的權威前沿研究成果為你揭開謎團。
EDA在芯片設計流程中的作用
文章開頭提到的谷歌研究論文題目為《芯片佈局與深度強化學習 （Chip Placement with Deep Reinforcement Learning）》。文中研究人員針對芯片設計流程中最複雜耗時的佈局佈線階段提出了一種基於深度強化學習的芯片佈局方法，目標是將宏（如SRAM）和標準單元（邏輯門，如NAND、NOR和XOR）的網表節點映射到一個芯片版圖上，從而優化功率、性能和麵積（PPA），同時遵守對佈局密度和佈線擁塞的約束。
我們翻譯了文章的摘要如下：“在這項工作中，我們提出了一種基於學習的芯片放置方法，這是芯片設計過程中最複雜、最耗時的階段之一。與之前的方法不同，我們的方法具有從過去的經驗中學習並隨著時間的推移而改進的能力。 特別是，隨著我們對更多的芯片塊進行訓練，我們的方法在快速生成以前未見過的芯片塊的優化放置方面變得更好。
為了實現這些結果，我們將放置作為一個強化學習（RL）問題，並訓練一個代理將芯片網表的節點放置到芯片版圖上。為了使我們的RL策略能夠泛化到未見過的芯片塊，我們將表徵學習置於預測放置質量的有監督任務中。通過設計一個能夠準確預測各種網表及其放置質量的神經架構，我們能夠生成豐富的輸入網表的特徵嵌入。然後，我們使用這個架構作為我們的策略和價值網絡的編碼器來實現轉移學習。我們的目標是將PPA（功率、性能和麵積）降到最低，我們表明，在6個小時內，我們的方法可以在現代加速器網表上生成超人類或可與之相媲美的放置，而現有的基線需要人類專家在循環中進行，並需要幾周的時間。”
我們首先看一下為何AI算法可以用到芯片設計中。傳統EDA工具要做的事就是儘可能高精度地在虛擬的軟件世界中重新和擬合現實中的物理和工藝問題，以期望在芯片設計階段將其納入考慮範圍之內，以系統性的方法和預測性的裕量來應對和糾正，最終保證芯片設計仿真結果同流片結果一致。EDA工具需要對數千種情境進行快速設計探索，以求得性能、功耗、面積、成本等芯片物理指標和經濟指標的平衡。隨著集成電路製造工藝進入7nm以下，數字芯片中標準單元數量已經達到億數量級，EDA算法已經成為典型的數據密集型計算的典型代表。且現有佈局佈線方法大都採用組合優化算法，可接受的計算時間內，不一定能得到局部最優解，甚至有可能得到一個劣解，算法複雜度較高。以上兩點導致EDA算法的計算時間非常冗長，以小時計。
以一個簡單的佈線算法示意圖為例，以下動圖為EDA工具在尋求源點和終點之間的金屬走線方案。試想一下，芯片內部單元以億級數量計，內部佈線金屬層多達數層，如何從一個點在只能走直線和90度拐彎的限定下，經過各種不可佈線的障礙並不斷做出前行的抉擇，穿過層層金屬，最終準備到達芯片中的另一個點，期間探索方案的計算空間需求巨大，且整體還要滿足時序和總線長最小的目標，並必須考慮工藝偏差。
為了簡要說明下芯片設計流程，方便理解EDA算法，下圖採用了圖示法進行介紹。該案例來源於Prof. Jens Vygen @University of Bonn的《Combinatorial Optimization and Applications in VLSI Design》課程。
正文來了：
2019年，關於AI，EDA工具商都在展示兩個觀點：（1）AI Outside：如何設計EDA工具助力AI芯片的高效設計；（2）AI Inside：如何在EDA工具中應用AI算法以賦能芯片設計。這是兩個非常有趣的觀點，無論如何，AI已經成為EDA工業界和學術界關注的焦點。本文對現有各種資料和報道做了一些彙總與整理。
1、AI Inside
EDA問題具有高維度、不連續性、非線性和高階交互等特性，學術界和工業界普遍認為機器學習等算法能夠提高 EDA 軟件的自主程度，提高 IC 設計效率，縮短芯片研發週期。
在EDA領域的學術會議和期刊中，我們已經可以看到機器學習的應用實例包括：（1）建立更準確的參數模型，優化參數分析過程，提高DRC、繞線、擁塞等預測準確度；（2）探索物理設計空間，提升VLSI QoR(routability, timing, area, power)。
（1）EDA公司的成果：
Cadence的佈局佈線工具Innovus，裡面已有內置的 AI 算法，以提升Floorplan的效率和質量。Project Virtus，通過機器學習解決 EM-IR 和 Timing 之間的相互影響；還有 Signoff Timing 和 SmartLEC等工具，都嵌入了人工智能算法。
Cadence公司：2020年3月18日，發佈已經過數百次先進工藝節點成功流片驗證的新版Cadence數字全流程，進一步優化功耗，性能和麵積，廣泛應用於汽車，移動，網絡，高性能計算和人工智能（AI）等各個領域。流程採用了支持機器學習（ML）功能的統一佈局佈線和物理優化引擎等多項業界首創技術，吞吐量最高提升3倍，PPA最高提升20%，助力實現卓越設計。
Mentor：比如Machine Learning OPC可以將光學鄰近效應修正(OPC)輸出預測精度提升到納米級，同時將執行時間縮短3倍。
而在此之前，完成同樣的工作量，需要4000個CPU 不間斷地運行24小時；而在LFD中，通過機器學習既解決了海量未標記數據的提取，同時也通過訓練好的數據使預測更加精準。結果顯示，與基於全芯片模型的仿真相比，在保持最佳精度的同時還使性能提高了10-20倍。
Mentor：而在深度數據分析上，除了來自Solido的variation aware的設計外，採用RCD(root cause deconvolution)技術消除診斷結果噪聲，減少根因分析時間，發現其它隱藏較深導致良率問題的根源，也是非常典型的AI在EDA工具中的應用。
Synopsys：2020年3月12日，Synopsys推出業界首個用於芯片設計的自主人工智能應用程序——DSO.aiTM(Design Space Optimization AI)，這是電子設計技術上所取得的重大突破。DSO.aiTM解決方案的創新靈感來源於DeepMind的AlphaZero，使得AI在圍棋、象棋領域遠超人類。作為一款人工智能和推理引擎，DSO.ai能夠在芯片設計的巨大求解空間裡搜索優化目標。該解決方案大規模擴展了對芯片設計流程選項的探索，能夠自主執行次要決策，幫助芯片設計團隊以專家級水平進行操作，並大幅提高整體生產力，從而在芯片設計領域掀起新一輪革命。
谷歌Jeff Dean發表了論文《The Deep Learning Revolution and Its Implications for Computer Architecture and Chip Design》，也在ISSCC-2020做了報告，闡述瞭如何使用機器學習算法自動實現芯片佈線、製造缺陷檢測等各個階段的高質量解決方案。但是，文中並沒有與現有EDA工具和state of art做比較，因此還未看到相比現有EDA工具有何優勢。
（2）學術界
從EDA領域的幾大頂會（DAC、ICCAD、ASP-DAC）近幾年論文收錄情況，我們也可以看到學術界的探索。
DAC-2019的5篇最佳論文提名中3篇與AI相關：
- LithoGAN: End-to-end Lithography Modeling with Generative Adversarial Networks
- BRIC: Locality-based Encoding for Energy-Efficient Brain-Inspired Hyperdimensional Computing
- A 1.17 TOPS-W, 150fps Accelerator for Multi-face Detection and Alignment
- DREAMPlace: Deep Learning Toolkit-enabled GPU Acceleration for Modern VLSI Placement
- Accuracy vs. Efficiency: Achieving Both through FPGA-Implementation Aware Neural Architecture Search
最終，最佳論文由“DREAMPlace: Deep Learning Toolkit-enabled GPU Acceleration for Modern VLSI Placement”獲得。（論文開源網址：https://github.com/limbo018/DREAMPlace）
在DAC-2020的網站，可以看到57th DAC General Chair Zhuo Li的寄語：
隨著該行業深入到2020年，很明顯AI / ML架構和解決方案的研究和應用將繼續加速。實際上，可以通過檢查最近提交給2020 DAC的AI / ML架構和系統設計論文的數量來衡量印證。2018年，共提交了56篇AI / ML架構和系統論文供審查。該數字在2019年增加到92篇提交論文，到2020年驚人的194篇提交論文。換句話說，AL / MI架構和系統設計研究的複合年增長率為86%！考慮到麥肯錫公司（McKinsey＆Company）最近報告說，與非AI半導體市場相比，AI半導體的總可用市場將以5倍的速度增長，這也許不足為奇。但是AL / ML研究不僅限於DAC提交的硬件體系結構。我們還看到了應用於傳統EDA問題的AI / ML算法和方法的驚人增長，範圍從光刻熱點檢測到物理設計和實現。
2019年，在IEEE Council on Electronic Design Automation (CEDA) 和ACM Special Interest Group on Design Automation (SIGDA)的支持下，在加拿大Banff舉辦了ACM/IEEE workshop on machine learning for CAD 2019（MLCAD 2019）。2020年會議主頁網址鏈接為：
http://mlcad.itec.kit.edu/.
會議的投稿主題包括但不限於：
• ML for system-level design
• ML approaches to logic design
• ML for physical design
• ML for analog design
• ML for power and thermal management
• ML for Design Technology Co-Optimization (DTCO)
• ML methods to predict aging and reliability
• Labeled and unlabeled data in ML for CAD
• ML techniques for resource management in many cores
• ML for Verification and Validation
好書推薦：
2019年，Springer上架了《Machine Learning in VLSI Computer-Aided Design》，本書Editors: Elfadel, Ibrahim (Abe) M., Boning, Duane S., Li, Xin (Eds.) 。本書為讀者提供了有關在超大規模集成電路（VLSI）的計算機輔助設計（CAD）使用機器學習框架，方法，算法和技術的最新信息。涵蓋的範圍包括光刻，物理設計，成品率預測，硅後性能分析，可靠性和故障分析，功率和熱分析，模擬設計，邏輯綜合，驗證和神經形態設計中使用的各種機器學習方法。
說明：該書是第一本機器學習在EDA中應用的書籍，本書集結了David Z. Pan、曾璇等 EDA領域多位國際知名學者的研究成果。
2、AI Outside
Synopsys認為“現代SoC軟硬件設計的複雜性日益增加，準備好硬件後再進行開發軟件在業界已不再有效且缺乏競爭力。尤其是在AI和ML的快速發展的垂直市場中，迫切需要使用虛擬原型技術並行設計硬件和軟件”。Synopsys推出了VDK開發套件，用於建立一個複雜SoC軟硬件集成的調試流程，加速AI芯片的設計與開發。
複雜的AI芯片還在一定程度上推動了Emulator的銷售，以往大公司才用的起Synopsys Zebu、Cadence帕拉丁系列、Mentor的Veloce系列，現在小公司也逐漸購入，以縮短芯片的驗證週期。
注：文中AI技術特指Machine Learning/Deep Learning/Rreinforcement Learning等。
小編添加的後話：4月22日，美國國防部國防研究和工程現代化局局長Mark Lewis在美空軍協會米切爾航空航天研究所舉辦的直播活動中表示，五角大樓已將首要任務從高超音速技術轉向微電子技術，因為後者幾乎是所有武器系統的一部分。而高超音速導彈被降低至第二位，是因為過去幾年來的努力使這一舉措走上了更好的軌道。
Lewis稱微電子技術是“我們現在最重要的投資”，美國在這一關鍵領域“面臨著失去優勢的危險”。這項技術是至關重要的，因為元器件幾乎進入了所有的東西。
看到上面美國國防部的描述，你會發現，越是已經領先很多的人，危機意識越強。而我們的現狀，不僅僅是AI和集成電路設計落後一大截，更令人擔憂的是，在EDA這個看似小眾實則作用巨大的研究領域，沒有足夠的人才儲備以及人才的發展空間。希望能有越來越多的人加入國產EDA技術的研發隊伍，為我國在集成電路領域不再被卡脖子貢獻自己的一份力量。
全文完。
