电子元器件是电子产品最基本组成单元，电子设备的故障有很大一部分 是由于元器件的性能、质量或选用的不合理而造成的，故电子元器件的正确选用是保障电子产品可靠性的基本前提。可靠性设计就是选用在最坏的使用环境下仍能保证高可靠性的元器件的过程。
半导体集成电路选用八大原则
1.集成电路的优选顺序为超大规模集成电路→大规模集成电路→中规模集成电路→小规模集成电路。
2.尽量选用金属外壳集成电路，以利于散热。
3.选用的集成稳压器，其内部应有过热、过电流保护电路。
4.超大规模集成电路的选择应考虑可以对电路测试和筛选，否则影响其使用可靠性。
5.集成电路MOS器件的选用应注意以下内容:
1）MOS器件的电流负载能力较低，并且容抗性负载会对器件工作速度造成较大影响。
2）对时序、组合逻辑电路，选用器件的最高频率应高于电路应用部位的2～ 3倍。
3）对输入接口，器件的抗干扰要强。
4）对输出接口，器件的驱动能力要强。
6.应用CMOS集成电路时应注意下列问题:
1）CMOS集成电路输入电压的摆幅应控制在源极电源电压与漏极电源电压之间。
2）CMOS集成电路源极电源电压VSS为低电位，漏极电源电压VDD为高电位，不可倒置。3）输入信号源和CMOS集成电路不用同一组电源时，应先接通CMOS集成电路电源，后接通信号源;应先断开信号源，后断开CMOS集成电路电源。
4）CMOS集成电路输入（出）端如接有长线或大的积分或滤波电容时，应在其输入（出）端串联限流电阻（1～10kΩ），把其输入（出）电流限制到10mA以内。
5）当输入到CMOS集成电路的时钟信号因负载过重等原因而造成边沿过缓时，不仅会引起数据错误，而且会使其功耗增加，可靠性下降。为此可在其输入 端加一个施密特触发器来改善时钟信号的边沿。
7.CMOS集成电路中所有不同的输入端不应闲置，按其工作功能一般应作如下处理:
1）与门和非门的多余端，应通过0.5～1MΩ的电阻接至VDD或高电平。
2）或门和或非门的多余端，应通过0.5～1MΩ的电阻接至VSS或低电平。
3）如果电路的工作速度不高，功耗也不要特别考虑的话，可将多余端与同一芯片上相同功能的使用端并接。应当指出，并接运用与单个运用相比，传输特性有些变化。
8.选用集成运算放大器和集成比较器时应注意下列问题:
1）无内部补偿的集成运算放大器在作负反馈应用时，应采取补偿措施，防止产生自激振荡。
2）集成比较器开环应用时，有时也会产生自激振荡。采取的主要措施是实施电源去耦，减小布线电容、电感耦合。
3）输出功率较大时，应加缓冲级。输出端连线直通电路板外部时，应考虑在输出端加短路保护。
4）输入端应加过电压保护，特别当输入端连线直通电路板外部时，必须在输入端采取过电压保护措施。
半导体分立器件选用15项原则
1.半导体分立器件选择时应注意其失效模式的影响，其失效模式主要有开路、短路、参数漂移和退化。
2.半导体分立器件选用时应考虑负载的影响，对电感性负载应采取吸收反电动势措施;对电容性负载，低冷电阻负载应考虑限制通过器件的峰值电流。
3.高温是对晶体管破坏性最强的因素，故必须对晶体管的功耗和结温进行降额使用;电压击穿是导致晶体管失效的另一主要因素，故其工作电压也需降额;功率晶体管有二次击穿现象，因此其安全工作区也需进行降额。
4.功率晶体管在遭受由于多次开关过程所致的温度变化冲击后会产生“热疲劳”失效。使用时应根据功率晶体管的相关详细规范要求限制壳温的最大变化值。
5.功率晶体管应降低饱和电压降。
6.晶体管其预计的瞬间电压峰值和工作电压峰值之和不得超过降额电压的限定值。
7.对推挽级晶体管，应考虑采取抑制两管同时导通的措施。一般可采取使晶体管基极-发射极反偏的设计。
8.在满足电路性能要求的条件下，尽量选用硅管而不用锗管。因为硅管结温（150～175℃）比锗管结温（75～90℃）高;硅管的BVCBO较锗管BVCBO高。所以在高温高压工作时应选用硅管而不选用锗管。
9.在微弱信号放大电路中，应选用低噪声放大管，应注意晶体管手册所给出的噪声系数是按其额定频率测定的，不能盲目套用。
10.穿透电流小的晶体管往往噪声小，应优先选用。
11.当用晶体管驱动电磁继电器时，为防止在过渡过程中继电器线圈产生的自感电动势击穿晶体管，应在继电器的绕组上并联吸收元器件。吸收元器件除使用二极管、电容器、电阻器外，还可使用压敏电阻器。
12.晶体管用在强干扰条件下，为防止它因强烈输入干扰而损坏，应在其输入端加装限幅器。
13.尽量不用点接触型二极管。
14.选用国产整流二极管时应注明其后缀，其后缀英文字母表示反向工作电压。
15.晶闸管选择时其结温不应超过规定要求，否则漏电流增大，会使结温升高，进而使器件失效。
END
閱讀更多 機械工業出版社E視界 的文章
