12.30 兆易創新:DRAM,2020年流片試樣

兆易創新:DRAM,2020年流片試樣

重要信息

不久前,兆易創新發布非公開發行A股股票預案,公司擬向不超過10名特定投資者非公開發行股票不超過64,224,315股(含本數),募集資金總額(含發行費用)不超過人民幣432,402.36萬元,用於DRAM芯片研發及產業化以及補充流動資金。

兆易創新擬通過本項目,研發 1Xnm 級(19nm、17nm)工藝製程下的 DRAM 技術,設 計和開發 DDR3、LPDDR3、DDR4、LPDDR4 系列 DRAM 芯片並實現產業化。

1、產品設計能力儲備

公司自設立以來,一直堅持市場化方向,產品以客戶為導向,緊緊圍繞客戶現在和 未來潛在需求定義並開發產品。經過多年在集成電路領域的深耕和發展,公司具備深刻 的市場理解能力、準確的市場前瞻性預判能力和領先的產品定義能力,能夠充分地挖掘、 分析客戶需求,並利用研發資源快速設計出滿足客戶對不同容量、不同規格、不同應用 的需求的產品。自 2008 年首款 NOR Flash 上線以來,公司基於客戶的需求及對市場的 前瞻性預判,持續研發並上線了多種類的 NOR Flash 產品,並陸續推出

NAND Flash、 MCU 系列產品,均受到客戶的高度認可。公司具備較強的產品設計能力,不斷推出和 儲備符合市場需求的創新型產品是公司可持續發展的動能,也是公司業績持續增長的保 障。此外,DRAM 及 Flash 同為存儲芯片,其技術原理均為由存儲單元經過陣列的方式 堆疊形成,並在設計流程、設計方法、使用工具、模塊劃分等方面相同或高度相似,產 品設計具備一定的共通性。同時,公司 Flash 芯片的下游客戶與 DRAM 芯片的下游客戶重合度較高,且大部分客戶應用的系統架構同時包含 Flash 及 DRAM,因此公司在 Flash 領域對客戶需求的精準把握、對存儲技術在不同終端領域的應用及將客戶需求轉 變為具體產品的設計經驗將對 DRAM 芯片設計產生重要的支持作用。公司可靠的產品 設計能力是募投項目成功的保障。

2、市場及銷售能力儲備

公司通過多年的市場建設,建立了完善的銷售體系。通過直銷和經銷相結合的銷售 模式,公司建立了覆蓋全球的銷售網絡,與多家頂級半導體產業代理商、大型終端客戶 保持了長期穩定的合作關係,終端客戶覆蓋消費電子、物聯網、汽車及工業控制、網絡 及通信、手機和計算機等領域,覆蓋領域廣泛。此外,公司也著力於在銷售渠道的基礎 上不斷深化市場開發和售後服務工作,通過行業各類資源的合作關係,多渠道、多手段 地加大產品宣傳和市場信息收集力度,進一步提升公司的銷售服務能力和品牌影響力。公司在保持現有銷售體系的同時,還將進一步加大市場拓展力度,不斷壯大優化公司客 戶資源、提升市場影響力。公司不斷提升的市場及銷售能力能夠為本次募投項目提供市 場保障。


3、技術及研發能力儲備

公司自成立以來高度重視並始終保持高水平研發投入,堅持技術創新,保證公司技 術產品的先進性,推出了具備技術、成本優勢的全系列產品,並在存儲芯片架構、設計、 接口、測試、系統等方面積累了大量的知識產權和研發經驗,形成了較明顯的核心技術 優勢。截至 2019 年 9 月 30 日,公司及控股子公司共擁有和使用 508 項境內專利、21 項境外專利及 16 項集成電路布圖設計。在 DRAM 技術及研發方面,公司已組建由數十 名資深工程師組成的核心研發團隊,涵蓋前端設計、後端產品測試與驗證,該團隊的核 心技術帶頭人員從事 DRAM 芯片行業平均超過二十年,具備較強的技術及研發實力。此外,公司在存儲器領域的技術研發能力及擁有豐富經驗的資深工程師團隊也能夠有效 地加速推進 DRAM 芯片的研發工作。公司在存儲器領域的技術與研發能力是募投項目 成功實施的有力保障。

4、人員儲備

公司作為國內領先的芯片設計公司,彙集和培養了一批在半導體存儲器領域的優秀 人才,核心研發團隊成員來自清華、北大、復旦、中科院等國內微電子領域頂尖院所, 4 全公司範圍內,碩士及以上學歷佔比超過 60%;同時,公司也將不斷藉助全國高校人才 與產學研資源,形成更加完善的人才梯隊,為自主研發存儲芯片提供技術與經驗的支持 及續航能力。此外,公司已組建 DRAM 項目團隊,DRAM 項目現有管理團隊畢業於美 國斯坦福、清華大學等知名高校,並具備在美國、中國臺灣等存儲器領域先進產業地區 和國際知名公司任職多年的背景,擁有先進的技術研發及產業化管理經營理念。半導體 領域頂尖的人才儲備是募投項目成功實施的重要保障。

據披露,兆易創新擬通過本項目,設計和開發系列DRAM芯片,項目各階段的實施時間及整體進度安排如下:

兆易創新:DRAM,2020年流片試樣

其中,兆易創新首款DRAM芯片產品定義,包括市場定位、產品規格設定及芯片設計工作,其中芯片設計包括仿真驗證、邏輯整合、時序分析、功能驗證、信號與頻率佈線、版圖物理驗證等,每個步驟都需要經過反覆驗證以確保設計的產品實現最優化的性能並能夠滿足兼容市場上所有系統平臺的需求;定義首款芯片的生產製程,並將經過驗證後的設計展開流片試樣,經過反覆測試、反覆修改直到樣片設計符合設計規範並通過系統驗證,實施時間預計在2020年;對首款芯片試樣片進行封裝測試,後送至系統芯片商處進行功能性認證,認證完畢後送至客戶進行系統級驗證,包含功能測試、壓力測試、燒機驗證等,通過所有驗證後完成客戶驗證,驗證完成後進行小批量產,實施時間預計在2021年。

兆易創新:DRAM,2020年流片試樣


分享到:


相關文章: