通常情況下，我們認為如果數字邏輯電路的頻率達到或者超過45MHZ~50MHZ，而且工作在這個頻率之上的電路已經佔到了整個電子系統一定的份量（比如說1/3），就稱為高速電路。高速信號佈線的時候，需要用到傳輸線理論，佈線過程中，有些方法和傳統的一般信號佈線也有所不同，下面提供十一點高速佈線技巧。
1.多層佈線
高速信號佈線電路往往集成度較高，佈線密度大，採用多層板既是佈線所必須的，也是降低干擾的有效手段。合理選擇層數能大幅度降低印板尺寸，能充分利用中間層來設置屏蔽，能更好地實現就近接地，能有效地降低寄生電感，能有效縮短信號的傳輸長度，能大幅度地降低信號間的交叉干擾等等，所有這些都對高速電路的可靠二工作有利。有資料顯示，同種材料時，四層板要比雙面板的噪聲低20dB。但是，板層數越高，製造工藝越複雜，成本越高。
2.引線彎折越少越好
高速電路器件管腳間的引線彎折越少越好。高速信號佈線電路佈線的引線最好採用全直線，需要轉折，可用45°折線或圓弧轉折，這種要求在低頻電路中僅僅用於提高鋼箔的固著強度，而在高速電路中，滿足這一要求卻可以減少高速信號對外的發射和相互間的耦合，減少信號的輻射和反射。
3.引線越短越好
高速信號佈線電路器件管腳間的引線越短越好。引線越長，帶來的分佈電感和分佈電容值越大，對系統的高頻信號的通過產生很多的影響，同時也會改變電路的特性阻抗，導致系統發生反射、振盪等。這些我們要避免的問題。
4.引線層間交替越少越好
高速電路器件管腳間的引線層間交替越少越好。所謂“引線的層間交替越少越好”，是指元件連接過程中所用的過孔越少越好。據測，一個過孔可帶來約0.5pf的分佈電容，導致電路的延時明顯增加，減少過孔數能顯著提高速度。這個在後面的過孔的高頻特性中將詳細說明。
5.注意平行交叉干擾
高速信號佈線電路佈線要注意信號線近距離平行走線所引入的“交叉干擾”，若無法避免平行分佈，可在平行信號線的反面佈置大面積“地”來大幅度減少干擾。同一·層內的平行走線幾乎無法避免，但是在相鄰的兩個層，走線的方向務必取為相互垂直。
6.地線包圍
地線包圍，也稱地線隔離，對特別重要的信號線或局部單元實施地線包圍的措施。有些信號對要求比較嚴格，要保證信號不受到干擾，比如時鐘信號、高速模擬信號、微小模擬信號等。為了保護這些信號儘量少受到周圍信號線的串擾和干擾，可在這些信號走線的同時在外圍加上保護的地線，將要保護的信號線夾在中間。
7.走線避免成環
各類信號走線不能形成環路，地線也不能形成電流環路。如果產生環路電路，將在系統中產生很大的干擾。protel自動佈線的走線原則除了前面所講的最短化原則外，還有基於X方向、基於Y方向和菊花鏈（Daisy Chain）佈線方式。採用菊花鏈佈線能有效避免佈線時形成環路，但是也會帶來不容易佈線的問題。
8.佈置去耦電容
每個集成電路塊的附近應設置一個或者幾個高頻去耦電容。為集成片的瞬變電流提供就近的高頻通道，使電流不至於通過環路面積較大的供電線路，從而大大減小了向外的輻射噪聲。同時由於各集成片擁有自己的高頻通道，相互之間沒有公共阻抗，抑止了其阻抗耦合。
9.使用高頻扼流環節
模擬地線、數字地線等接往公共地線時要用高頻扼流環節。在實際裝配高頻扼流環節時用的往往是中心孔穿有導線的高頻鐵氧體磁珠，在高速信號佈線電路原理圖上對它一般不予表達，由此形成的網絡表（Netlist）就不包含這類元件，佈線時就會因此而忽略它的存在。針對此現實，可在原理圖中把它當作電感，在PCB元件庫中單獨為它定義一個元件封裝，佈線前把它手工移動到靠近公共地線匯合點的合適位置上。
10.避免分枝和樹樁
高速信號佈線應儘量避免分枝或者形成樹樁（Stub）。樹樁對阻抗有很大影響，可以導致信號的反射和過沖，所以我們通常在設計時應避免樹樁和分枝。採用菊花鏈的方式佈線，將對信號的影響降低。
11.信號線儘量走在內層
高頻信號線走在表層容易產生較大的電磁輻射，也容易受到外界電磁輻射或者因素的干擾。將高頻信號線佈線在電源和地線之間，通過電源和底層對電磁波的吸收，所產生的輻射將減少很多。
高速電路設計是一個非常複雜的設計過程。在進行高速電路設計時有多個因素需要加以考慮，這些因素有時互相對立。如高速器件佈局時位置靠近，雖可以減少延時，但可能產生串擾和顯著的熱效應；走線時高速信號儘量佈線在內層和少打過孔也是一個矛盾。因此在設計中，需權衡各因素，做出全面的折中考慮：既滿足設計要求，又降低設計複雜度。高速PCB設計手段的採用構成了設計過程的可控性，只有可控的，才是可靠的，也才能是成功的。
閱讀更多 炫億時代99 的文章
