1、芯片研發基本過程一款芯片的設計開發，首先是根據產品應用的需求，設計應用系統，來初步確定應用對芯片功能和性能指標的要求，以及哪些功能可以集成，哪些功能只能外部實現，芯片工藝及工藝平臺的選擇，芯片管腳數量，封裝形式等等，達到整個應用系統的成本低性能高，達到最優的性價比。

2，之後，進入系統開發和原型驗證階段。根據芯片的框架結構，採用分立元件設計電路板，數字系統一般用 FPGA 開發平臺進行原型開發和測試驗證（常見的 FPGA 有 XILINX 和 ALTERA兩個品牌，我公司用的是 XILINX）。,

3，模擬芯片的設計，驗證手段主要是根據工藝廠提供的參數模型來仿真，最終能達到的性能指標只能通過真實的投片，進行驗證設計；而數字系統設計一般可通過計算機仿真和 FPGA系統，進行充分的設計驗證，然後可以直接投片。因此數模混合的芯片產品開發，一般需要模擬模塊先投片驗證，性能指標測試通過後，然後再進行整體投片。

4，系統開發和原型驗證通過後，就進入芯片版圖的設計實現階段，就是數字後端、與模擬版圖拼接。版圖設計過程中，要進行設計驗證，包括 DRC、LVS、ANT、後仿真等等。芯片版圖通過各種仿真驗證後就可以生成GDS文件，發給代工廠（或者製版廠），就是常說的 tapeout了。

5，代工廠數據處理，拿到 GDS 數據後，需要再次進行 DRC 檢查，然後數據處理，版層運算，填充測試圖形等操作，之後發給製版廠開始製版。,6，製版完成後，光刻版交給代工廠就可以進行圓片加工了。

7，圓片加工完成後，送至中測廠進行中測，也叫晶圓測試（Chip Test，簡稱 CP）。中測完成，圓片上打點標記失效的管芯，交給封裝廠。

8，封裝廠進行圓片減薄、貼膜、劃片、粘片、打線、注塑、切金、烘乾、鍍錫等等操作後，封裝完成。目前封裝技術比較成熟，常見封裝良率在 99.5%以上，甚至 99.9%以上。

9，芯片有些功能和性能在中測時無法檢驗的，需要進行成測（Final Test，簡稱 FT）。

10，成測完成的芯片，即可入產品庫，轉入市場銷售了。

11，芯片的研發過程，是一個多次循環迭代的過程。測試驗證過程中發現問題，就需要返回修改設計，然後再次測試驗證；後端版圖實現過程中，如果時序、功耗、面積、後仿真等通不過，也可能要返回原始設計進行修改；芯片投片出來後，測試性能指標和可靠性達不到設計要求，需要分析定位問題，修改設計，再次投片驗證，等等。

12，芯片研發環節多，投入大，週期長。任何一個細節考慮不到或者出錯，都有可能導致投片失敗；技術研發充滿了不確定性，可能導致時間拖延及投片失敗。因此，一個成熟產品的研發，可能需要多次的投片驗證，導致週期很長。

13，現在芯片設計的規模比較大，系統複雜，為了減小投片風險，系統設計和測試驗證的工作十分重要，一方面依靠強大的 EDA 工具，另一方面依靠經驗和人員時間投入。

14，芯片轉入量產後，如果成品率不穩定或低於預期，需要與代工廠分析原因，進行工藝參數調整，多次實驗後，找到最穩定的工藝窗口，提高芯片的可靠性和良率，降低成本。

IC 研發生產全流程示意圖

常見的芯片投片方式說明

芯片常用投片方式有工程批（FULLMASK）和多項目晶圓（Multi Project Wafer，簡稱 MPW）兩種方式。

隨著製造工藝水平的提高，在生產線上製造芯片的費用不斷上漲，一次 0.6 微米工藝的工程批生產費用就要 20-30 萬元，而一次 0.18 微米工藝的工程批生產費用則需要 60-120 萬元，如果採用高階工藝，試驗片成本更會呈幾何倍數提高。如果設計中存在問題，那麼製造出來的所有芯片將全部報廢。MPW 就是將多個具有相同工藝的集成電路設計放在同一晶圓片上流片，流片後，每個設計品種可以得到幾十片芯片樣品，這一數量對於設計開發階段的實驗、測試已經足夠。而實驗費用就由所有參加 MPW 的項目按照芯片面積分攤，成本僅為工程批的 10%-20%，極大地降低新產品開發成本和開發風險。MPW 一般由工藝廠組織，每年定期有班次。雖 MPW 降低了集成電路研發階段的費用門檻，但也伴隨著一些投片靈活度低、生產週期長、單位面積有限制等制約因素。

具體的投片方式，需要根據設計成功率、資金預算、時間週期來具體選擇。兩種投票方式對比表：