y22u

但是目前的主要問題是，即使中芯國際的N+1可以達到7nm水平，N+2甚至可以超過7nm的水平，但是中芯國際的產能還是巨大的問題。

中芯國際14nm工藝已經可以量產了，這項技術將滿足國內90%以上芯片需求，比如華為的鴻鵠818，就是榮耀智慧屏用的那款業界最強的智能電視芯片，僅僅是28nm的工藝。但是正如之前描述的是，目前的問題是，中芯國際的14nm芯片產能還是嚴重的不足。

據說中芯國際的14nm芯片的產能目標是年底可以實現月產數千片，這個產能恐怕都不能滿足華為一家的需求，所以即使中芯國際的N+1工藝可以到7nm的水平，成熟的量產可能還至少有2年的時間。

根據中芯國際的介紹，目前中芯國際12nm芯片已經進入客戶導入階段，並且中芯國際已經在發展新一代的N+1、N+2工藝，那麼N+1和N+2的工藝是否會收ASML光刻機的限制呢？是否會遇到美國阻撓呢？這個可能是很多消費者關心的問題。

7nm工藝的芯片，有兩種光刻機可以實現，一種是DUV，一種是EUV，EUV比DUV更加先進一些，DUV是指 193nm波長的那批光刻機，EUV比DUV的工藝更加先進，效率更加高。

美國阻撓的就是EUV的光刻機，世界上最先及的光刻機，但是並不是沒有EUV就搞不定7nm，EUV的光刻機實際上是為了7nm及7nm以下的工藝準備的，而DUV的能力恰恰可以支持到7nm，要知道臺積電的第一代7nm芯片就是通過DUV搞定的。

所以，第一個結論是7nm工藝不一定需要EUV光刻機，雖然效率差一點，DUV也可以搞定。那麼第二個問題是，中芯國際是否有DUV的光刻機，這個答案當然是有的。最近的一則消息是，在3月4日，中芯國際從ASML公司進口了一臺大型光刻機，應該就是193nm波長的DUV系列光刻機。

所以既然最大的阻礙，光刻機不是7nm的量產問題，那麼中芯國際只要搞定相關的工藝就肯定可以。中芯國際N+1工藝和14nm相比，性能提升了20%，功耗降低了57%，邏輯面積縮小了63%，SoC面積減少了55%，基本就是7nm的水平了，所以最近的一則消息是中芯國際會在2020年Q4試製7nm工藝的芯片。

所以，如果工藝成熟，未來中芯國際生產麒麟980那種級別的芯片沒有問題。而且中芯國際是中國唯一的芯片製造企業，國家在大力扶持，華為、中興甚至未來的其他芯片設計企業必然會全力支持，有錢有人有技術，中芯國際的未來不可限量。

中國的芯片未來，需要華為、寒武紀這樣的芯片公司，也需要中芯國際這樣的芯片生產企業。

IT老菜鳥

中芯國際是在梁孟松博士主導下研發的N+1工藝，是不需要荷蘭ASML7nmEUV光刻機生產7nm芯片的一項芯片製程技術，從目前所披露的信息，用該技術生產的芯片其性能接近EU∨的7nm芯片，預計2020年底進行小批量試產。

中芯國際14nm工藝已經可以量產了，這項技術將滿足國內90%以上芯片生產，12nm芯片已經進入客戶導入階段。更重要的是，中芯國際已經在發展新一代的N+1、N+2工藝，並且中芯國際N+1，和N+2工藝目前都不用EUV工藝，也可以搞定7nm芯片製造！

中芯國際N+1工藝和14nm相比，性能提升了20%，功耗降低了57%，邏輯面積縮小了63%，SoC面積減少了55%，簡單來說N+1基本可以達到7nm工藝極別水平，因為芯片面積縮減55%意味著晶體管密度提升了1倍，這超過了14nm到10nm工藝的進化水平，這意味著什麼呢？沒有7nmEUⅤ光刻機我們依然可以做出手機高端芯片，雖然N+1工藝做芯片的未能全面達到7nmEUV製程芯片的性能，但不失為我們目前抗衡美國追殺華為的最好接替方案。

原本中芯國際是可以生產7nm芯片了，但在特朗普的干擾下，從荷蘭訂購的7nmEUV光刻機遲遲未送達，卡住了中芯國際的技術突破。所以中芯國際現在不得不開始尋找新的出路，現在中芯國際的14nm產能在急速爬坡，預計今年能夠達到15K，相信不久的將來，美國再想以芯片阻止國內企業的發展已無可能。

在此我們看到，中芯國際己找到手機高端芯片7nm生產的替代方案，雖然芯片在其性能和功耗有點差距，但這依然是中國芯片的一大進步，也是中國芯片製造的新希望！只要該方案能成功上線做出流片，開始時成品率低一點也沒關係，有我們強大的國家支持，有華為，中興大力協助，一定能戰勝危機，訂購的荷蘭7nmEUV光刻機將會隨之解禁交付，這才是真正目的。

除此之外，我們還有反擊的後手嗎？我個人判斷，會有：中芯國際在2019年5月24日退出美國股市，中芯國際CEO梁孟松博士是臺積電當初立下汗馬功勞的功臣，張忠謀的左右手，他曾經幫助臺積電在130納米“銅製程”之戰中戰勝了IBM，確立了臺積電在晶圓代工市場的地位。後迫不得以情況下轉戰三星，梁孟松拿出了他老師胡正明14nm的FinFET技術，一舉將三星20nm提升到14nm，三星開始蠶蝕臺積電的業務做起蘋果A7，A8芯片代工，後因臺積電起訴梁孟松，使其不能繼續為三星打工，2017年梁孟松受邀進入中芯國際，隨後有300多芯片工程師（含臺積電的）進入中國，梁孟松沒有好戲在手，能上這個臺嗎？目前的N+1工藝就是第二代的FinFET技術。讓我們共同期待吧！以上純屬個人判斷，請點贊關注，攜手跟進！

酷字牌坊老張

作為FGPA芯片領域程序員，我回答一下這個問題！

芯片工藝的14nm，7nm對芯片意味著什麼？

因為我專業是FPGA，那我就FPGA芯片舉例，效果是一樣的。

FPGA芯片的結構（如下圖）包含很多邏輯單元，他們協同完成芯片的功能。而每個邏輯單元最終都是有很多晶體管按照門電路設計組成。

簡單的說，芯片功能越強悍，晶體管也就越多；比如Xilinx 2019年發佈的號稱全球最大容量的VU19P FPGA芯片包含350億個晶體管。

幾百億個晶體管放在一起，晶體管越多，芯片面積勢必會隨之增大。但是芯片不能無限大，這時先進的工藝能有效解決芯片面積問題。

總結一句話就是：工藝越先進，單位面積的可容納的晶體管就越多，性能也就越好。

芯片能不能用低工藝簡單的做大芯片？

芯片的先進工藝從來都是每個芯片公司不斷追求的，我們公司自主研發設計的FPGA芯片之前主流還是65nm，跟FPGA老大Xilinx相比，我們的工藝是遠遠落後的。我們現在也是花了很大精力去做28nm的芯片。

就你說的，我們是不是能把65nm芯片做大，性能去達到28nm水平？我們是做實際商用芯片的，我想從實際實際應用角度通俗的說下這個問題，我們為什麼不把芯片做大？

（1）產品中，留給芯片的空間非常有限

稍微有點芯片知識的都知道，芯片是不能獨立存在的，都是要用到實際的產品上。

舉個FPGA實際應用場景：比如手機屏中，拿FGPA芯片做圖像處理，比如圖像格式轉換。拆過手機的都知道，手機的數據排線是很窄的，如果芯片面積做的太大，根本放不下，那也就沒人願意用這個大芯片了。

就比如，你臥式就只有10平米，你還硬要自己做個2.0mx2.2m的床，那勢必留給衣櫃的空間就非常狹小。

（2）芯片做大，功耗隨之增大

納米工藝影響的是晶體管柵極的寬度，也叫柵長。柵長又分為光刻柵長和實際柵長，光刻柵長就是由光刻技術決定了。柵長越大，圓晶就大，發熱量也就大，耗電自然也會非常高。

在FPGA中，功耗問題是一個相當複雜的問題。功耗涉及靜態功耗，動態功耗和IO功耗。納米工藝對功耗的影響還只是其中一部分。

（3）芯片做大，芯片良率降低，成本增加，沒有市場競爭力

芯片最終都要到像臺積電這樣的晶圓代工企業流片，每個芯片都要在晶圓上上產出來。每個芯片越小，同等晶圓尺寸就能生產出越多的芯片。比如下圖，大芯片和小芯片在晶圓上的佈局。

但晶圓上有雜質，如果芯片不幸正好處在有雜質的部位，芯片就是壞的。如下圖，A晶圓，B晶圓，C晶圓，當芯片越來越大時，良率從50%，25%到0%。良率降低，對企業直接影響就是增加成本。

總之，這個問題不能這麼簡單的假設，單純做大芯片面積，這不能解決實際問題。無論是從面積，性能，功耗還是良率方面考慮，都不能簡單的把芯片做太大。

如有不對的地方，請指正，歡迎交流，關注我！

AI科技猿

如果是隻論性能，把14納米芯片做大，性能是可以達到7納米的水平的。但是，實際的發展路線各產商都在角逐越來越小的晶體管制程。芯片會越來越小型化，芯片的綜合性在逐級提升。

這就好比拿早期的幾噸重的電腦和現在的臺式電腦來比較是一樣的，沒有可比性，因為時代的要求和目標不一樣。

假設如果我們通過提升晶元的面積，是不是可以解決芯片性能提升的問題呢？

從晶元面積的發展史可以看到，晶圓面積的增長速度較慢。如果不進行晶體管尺寸縮小，僅僅依靠晶元變大，那半導體發展將遠遠的落後於摩爾定律。

那如果晶元的尺寸不變的情況下，增大單個芯片的大小是否可行呢？

一塊晶圓是會有許多的瑕疵的，這些瑕疵會導致切割出來的芯片不可用；在芯片製造中由於灰塵或者切割或工藝等問題，也會使若干區域損壞，造成芯片不可用。

從下圖示可知，芯片面積越大，良品出貨率就越差，芯片面積越小，一塊晶元的良率越高。

芯片做小，晶體管越小會帶來哪些優勢？

1、晶體管有更快的反應速度，更低的控制電壓。

晶體管制程的每一代新工藝節點，是晶體管的夠到長度L變小。L變小後，晶體管有更快的反應速度，更低的控制電壓。

2、芯片的頻率越來越高

3、芯片功耗的減少

芯片的功耗是與電壓成平方的關係，電壓降低，可以極大的減少功耗。

因此，芯片的性能（頻率、面積、功耗）與芯片中集體管個數並沒有必然聯繫，而僅僅通過增大面積無法達到提高性能的目的。近40年芯片的發展，是用過不斷縮減晶體管尺寸，而確保近40年半導體行業高速的發展。

匯聚魔杖

看基本所有回答大家都很樂觀說可行，我來講一下不同觀點，答案是不可能，基本原因如下:

第一:一個半導體工藝節點定義好了以後，這意味著所對應的前端器件製程（FEOL），中段製程(MEOL)和後段製程(BEOL)規格基本確定，可以在這基礎上有一些小的優化調整（也就是工藝優化，類似於Intel 14nm=>14nm+=>14nm++等等），但是這個優化幅度絕對不會超過下一代工藝的進步空間，要不然半導體生產商靠什麼賺錢，要不然Intel為什麼不直接把他家的14nm+++命名成10nm或者7nm?這個最終的決定權在下游的芯片設計公司，不是半導體生產商可以為所欲為的

第二，即使以商業利益而言，如果中芯國際的14nm工藝真的可以做到競爭對手7nm的水平，中芯國際也絕對不會把這個工藝仍然命名為14nm

第三，下面這個圖是真正7nm EUV技術和用DUV技術做出來的7nm圖形差別（也就是中芯國際目前正在研究的）

集成電路科普者

按現有中芯的實際進度，根本不需要題主的這種假設，因為中芯已經在逐步向7nm工藝前進！我們不妨來看看中芯現有的發展情況吧！

1、中芯14nm已經量產：

早在2019年Q3中芯14nm就開始小規模量產，後續產能開始逐步爬坡，預計到2020年底將達到15000萬片，最終產能應該是達到2萬片。

2020年1月的時候，華為將自己的14nm芯片轉交給了中芯進行代工生產，雙方的這次合作可謂雙贏。中芯代工可以避免華為未來進一步為被美國限制，同時也能解決中芯收入的問題，從而讓中芯有較為充足的資金進一步支撐研發。當然，14nm工藝量產後不光是給華為生產手機芯片，還將會給其他行業生產。

2、中芯N+1新制程進度：

在2020年2月的時候中芯公佈了自己的新工藝製程的進度，也就是FinFET 製程 N+1 代，對於這代新工藝中芯並沒有明確表示是7nm或8nm，但是從中芯公佈的一些參數來看，坊間均猜測這代屬於7nm低功耗版本，相比14nm工藝，N+1代功耗降低57%，效能增加20%，Soc面積和邏輯面積分布介紹55%及63%。從這些數據上來說，N+1這代工藝足以讓芯片上的晶體管密度翻倍。

目前N+1代中芯已經2019年末時進入到了客戶驗證導入階段，按現有進度到2020年底就可以實現小規模的量產，到2021年時可以實現量產。

在中芯的規劃中還有N+2代的工藝，對於這代業內人士認為仍舊屬於7nm工藝，但性能相比N+1會有較大的提升，屬性高性能的版本。

3、關於7nm光刻機的情況：

最後再聊一下EUV光刻機的事情，目前中芯從ASML訂購的7nm光刻機一直未到位，顯然這塊也是被卡脖子了。不過，對於這種現狀中芯認為在N+1製程上本身用不上EVU，等7nm光刻機就位後再將轉到EUV上。

從當年臺積電的情況來看，在沒有EUV光刻機的情況下，可以通過DUV多重曝光來解決，可能中芯屆時也會採用這種方式，不過對中心而言這其中還有很多技術問題要解決。

Lscssh科技官觀點：

綜合而言，以中芯現有的規劃發展，如果順利那最遲在2021年結束的時就能實現7nm製造工藝，完全沒必要去考慮題主的各種假設。

Lscssh科技官

我來簡單回答以下這個問題。

1）首先，中芯國際是一家偉大的公司，但是也不是神仙，不可能違背科學原理的。無論是那家公司，也不能把14納米的芯片的性能做到7納米的性能的，誰都不行，否則就是吹牛打B的 呵呵。

2）14納米和7納米，也就是芯片內的電路的最小的柵格的寬度，直接影響芯片的面積大小，芯片的耗電量，和芯片的性能。這裡的芯片性能主要是隻芯片的運行速率。

3）同樣的芯片複雜度和邏輯門數的情況下，14納米芯片必然比7納米的芯片面大大，這個對於高度集成的行業，如手機等，嚴重影響主板的大小的。而14納米的芯片，因為電路寬度的原因，勢必耗電大，也就自然發熱大；而芯片的發熱，勢必影響芯片的內部的運行速率，這樣對與芯片的執行速度是致命。

4）如果，可能，如果運行速率設置足夠低，且不考慮面的和耗電的情況下，14納米和7納米的芯片，理論是是性能相同的，但是實際中是不可能。但是，誰有傻的會要低速率的芯片和高耗電的產品呢？？

最好，中芯國際，這幾年其實發展還是很好的，技術上應該已經能夠做到7納米的芯片，但是手機工程上，大規模生產還需要努力，良品率也需要提高的。

快樂生活樂無悠

中芯國際只論性能，把14納米芯片做大，性能是否達到7納米水平？越來越低nm工藝製程成為了芯片設計上的追求，也是各芯片製造商不得不緊跟設計者的需要。

為何現在芯片設計廠商要追求越來越低的工藝製程，其主要目的是為了在同一大小塊芯片上容納更多的晶體管，增強芯片的性能。同時晶體管之間的間距減少，電容降低，開關頻率提升，速度更快更加省電。理論上把14nm芯片做到7nm芯片的性能是有可能的，但是要容納與7nm相同或者更多數量的晶體管，14nm芯片面積將會變得更大，而且能耗將會很高，在產品上將變得不實用。

比如手機芯片，在巴掌大的手機上如果芯片就佔了半巴掌大，顯然是不實用的。所以各大芯片設計廠商拼命設計更多晶體管的芯片，製造廠商也拼了命的提升自己的工藝製程滿足芯片設計者需求。所以像臺積電、三星等，都在競爭生產及解決7nm、5nm，甚至3nm製程工藝，以求在未來佔據主動。而中芯國際與他們相差不小的距離，到2019年低才開始量產14nm芯片。

這源於中芯國際的設備沒有辦法達到如此高的要求，同時其生產工藝及技術沒有辦法實踐。早在兩年前就花1.3億美元的高價向荷蘭ASML訂購了一臺7nm工藝製程的光刻機，可惜的是一直遭到美國的阻攔與騷擾，ASML也不得不通過各種搪塞未能交付這一套高端光刻機的理由。

不過好在中芯國際已經能夠量產14nm芯片，並且已經和華為有了芯片製造業務，可以說國內除了極少部分需求之外，比如華為7nm手機芯片和紫光展銳6nm手機芯片，14nm工藝芯片已經能夠滿足了絕大部分需求。

目前中芯國際正在像7nm工藝製程進發，他們正在研發N+1、N+2工藝水準，將會與臺積電7nm芯片工藝水準對齊。即使沒有高端EUV光刻機設備同樣可以製造7nm芯片，只是不能製造7nm EUV工藝芯片。中芯國際的未來可期。

更多分享，請關注《東風高揚》。

東風高揚

雖然工藝的標準不是很統一，有這個可能！

但是，目前工藝最好的英特爾家的14nm+也拼不過臺積電的7nm。

也就是英特爾的10nm才能比臺積電7nm優秀

所以說，中芯國際要想在14nm+擁有堪比臺積電7nm的水平很難，很難，很難（重要事情說三遍）

而且考慮中芯國際的工藝水平落後1，2代，我想中芯國際也不會這麼做！

（如有錯誤，不同意見，請指出，謝謝[祈禱]）

中芯國際，加油💪！！！

城南顧裡

一、決定CPU性能的究竟是什麼？

不管是消費級市場的AMD和英特爾，還是在商用領域的各種國產芯片廠商，用戶評判CPU芯片產品好壞的標準只有一個，那就是性能。

對普通用戶而言，評價CPU的性能，看處理器的表現，比如跑分之類的就行了。但對於行業來講，不會這麼膚淺的，CPU處理器的性能有一個標準的判斷公式：CPU性能=IPC×頻率。這個公式最早由英特爾提出，並被廣泛認可。

一、工藝更先進帶來的是什麼好處？

那麼藝更先進帶來的是什麼？是IPC的提升，還是頻率的提升？

IPC是指CPU每一時鐘週期內所執行的指令多少，IPC代表了一款處理器的設計架構，一旦該處理器設計完成之後，IPC值就不會再改變了。

而頻率就不用說了，大家都清楚了的，而工藝的提升，能夠帶來頻率的提升麼，一定程度上會的，但這並不是主要的。

我們知道所謂的7nm還是5nm，其實指的是芯片上晶體管門電路的寬度，門電路之間連線的寬度與門電路的寬度相同。

工藝越先進，這個寬度越小，晶體管就可以做得更小、更密集，從而晶圓也就更小，芯片本身沒有變得更復雜，這樣就讓成本降低不少。而這個才是芯片工藝提升的最大好處，即成本可以降低很多很多，節省原材料。

三、所以如果不計成本，不考慮芯片的大小，做大，7nm性能肯定能比7nm更強大

所以考慮到IPC是固定的，頻率的提升和工藝有一定的關係，但關係不是那麼的大。這時候如果我們不斷的增加芯片的面積，即容納更多的晶體管，不考慮功耗，成本，那可以確實是可以讓7nm芯片的性能比5nm的芯片還要強。

但在商用領域，這是沒有意義的，市場才是一切。

關鍵字: 性能 硬件 科技