集成電路剛被髮明出來的時候，當時的特徵尺寸大概是10μm（10000nm），之後逐步縮小到了5μm、3μm、1μm、0.8μm、0.5μm、0.35μm、0.25μm、0.18μm、0.13μm、90nm、65nm、45nm、32nm、22nm、16nm、10nm，發展至今，臺積電已經開始量產7nm+（採用EUV的7nm）的芯片了，明年還將量產5nm的。在這個過程當中，製程共經歷了20幾代變革，未來幾年，3nm、2nm芯片也將實現量產。從5μm到5nm，實現了1000倍的變化，大概經歷了40多年的時間。
人的頭髮橫截面直徑大概是80μm，以採用28nm製程工藝的SRAM為例，可以在頭髮的橫截面上放20735個這個樣的SRAM單元，隨著微縮技術的發展，在直徑為80μm的橫截面上，可以容納越來越多的SRAM單元了。這主要是由光刻工藝及其技術演進實現的。
然而，隨著特徵尺寸的不斷微縮，逐漸達到了半導體制造設備和製程工藝的極限，眼下，集成電路的晶體管數量，以及功耗和性能已經很難像過去40年那樣，幾乎一直在順暢地呈現出線性的發展態勢（也就是按照摩爾定律演進），而且，不但工藝難度越來越大，成本也高得嚇人，能夠提供10nm及更先進製程工藝芯片製造的廠商只剩下臺積電、三星和英特爾這三家。
在這三家中，真正引領摩爾定律向前演進的還是英特爾和臺積電這兩強，這兩家公司一直是摩爾定律的支持者，臺積電更是認為，半導體制程工藝可以按照摩爾定律，演進到0.1nm。而在這兩強當中，臺積電後來居上，在最近5年左右的時間裡，在半導體制程工藝上一直壓英特爾一頭，不過，臺積電成立於1987年，而英特爾成立於1968年，且摩爾定律就是由英特爾創始人之一的戈登·摩爾（Gordon Moore）於1965年提出來的。
因此，真正伴隨芯片製造和摩爾定律從誕生，到發展壯大，再到如今的緩慢前行，就是英特爾了，通過該公司的芯片發展歷程，以及製程節點的演進和晶體管數量的提升，可以對半導體工藝和摩爾定律的發展有一個直觀和系統的認識。
從第一款商用處理器到10nm芯片
1965年4月，《電子學》雜誌（Electronics Magazine）第114頁發表了戈登·摩爾（時任仙童半導體公司工程師）撰寫的文章〈讓集成電路填滿更多的組件〉，文中預言半導體芯片上集成的晶體管和電阻數量將每年增加一倍，這也就是摩爾定律的雛形。
1975年，摩爾在IEEE國際電子組件大會上提交了一篇論文，根據當時的實際情況對摩爾定律進行了修正，把“每年增加一倍”改為“每兩年增加一倍”，而普遍流行的說法是“每18個月增加一倍”。但1997年9月，摩爾在接受一次採訪時聲明，他從來沒有說過“每18個月增加一倍”。
1968年，也就是摩爾提出摩爾定律最初版本後三年，他與朋友聯合創立了英特爾公司，該公司最初是以設計和生產存儲器為主，後來根據應用和市場發展趨勢，逐步將業務重心轉移到了處理器上。
1971年，英特爾發佈了世界第一塊商用微處理器4004，當時採用的是10μm製程工藝，使得該芯片上集成了2250個晶體管。
1979年，該公司又推出了處理器8086，採用了3μm製程工藝，使得該芯片上集成了29000個晶體管，較10μm工藝有了10幾倍的提升，這也是摩爾定律演進的首次價值體現。
1982年，英特爾推出了80286，採用1.5μm製程，晶體管數量達到了134000個。
1985年，該公司推出了著名的386系列處理器，將製程工藝節點提升到了1μm，這使得晶體管數量又猛增到275000個，與3μm相比，又提升了近10倍。
1989年，英特爾推出了486系列處理器，採用0.8μm製程，使得晶體管數量達到120萬個。
199 3年，該公司推出了首款奔騰處理器，採用0.8μm製程，晶體管數量則提升到了310萬個。
1995年，推出了奔騰Pro，將製程工藝節點演進到了0.6μm~0.35μm，從而使得晶體管數量達到了550萬個。
2000年，該公司又推出了奔騰4系列處理器，採用了0.18μm製程，晶體管數量達到4200萬個。
2006年，推出了酷睿系列處理器，採用了65nm製程，晶體管數量突破了1億，達到1.51億個。
2010年，英特爾又推出了酷睿i7-980x，採用了32nm製程，晶體管數量突破了10億，達到11.7億個.
2015年，推出了酷睿i7-4960x處理器，採用了22nm製程，使得晶體管數量提升到了18.6億個。
發展到最近兩三年，英特爾處理器則以14nm為主要製程。
從2007年開始，英特爾在製程方面，進入了著名的“Tick-Tock”節奏，“Tick”代表製程工藝提升，而“Tock”代表工藝不變，芯片核心架構升級。一個“Tick-Tock”代表完整的芯片發展週期，耗時兩年。
按照Tick-tock節奏，英特爾可以跟上摩爾定律的演進，大約每24個月可以讓晶體管數量翻一番。2015年，該公司宣佈採用“架構、製程、優化” (APO，Architecture Process Optimization)的三步走戰略。這意味著每36個月，晶體管數量才會翻一番。
自2015年至今，英特爾已在14nm製程節點處停留約4年時間，從Skylake（14nm）、Kaby Lake（14nm+）、CoffeeLake（14nm++），一直在更新14nm製程。其10nm原計劃於2016年推出，但經歷了多次推遲，直到今年才實現量產。
臺積電後來居上
與英特爾類似，臺積電跟隨摩爾定律的腳步一刻也沒有停歇，而且，臺積電憑藉晶圓代工業務後來居上，贏得了智能手機時代蘋果、高通、華為海思等大客戶。臺積電於2015下半年量產 16nm FinFET工藝，這與英特爾的14nm量產時間基本同步。此後4年，英特爾反覆升級14nm節點，10nm經歷多次跳票。而臺積電則於2017年量產10nm工藝，並於2018年率先推出7nm工藝，從而在緊跟摩爾定律步伐方面，開始領先於英特爾。而英特爾10nm製程一再推遲，後段採用多重四圖案曝光（SAQP）良率較低可能是主要原因。
7nm方面，EUV是未來更先進製程不可或缺的工具，英特爾採用EUV雙重曝光技術已有提前佈局，仍有望按原定計劃量產，由於英特爾7nm節點不再面臨SAQP四重曝光技術難題，而是EUV雙重曝光，有望按原計劃，於2020年量產。
而從晶體管密度、柵極間距、柵極長度等指標來看，英特爾的14nm、10nm節點則要優於臺積電，2014年，英特爾發佈的14nm節點，每平方毫米3750萬個晶體管，臺積電16nm節點約為每平方毫米2900萬個晶體管。英特爾14nm節點柵極長度24nm，優於臺積電的33nm。10nm方面，英特爾的晶體管密度為每平方毫米1.008億個，臺積電10nm節點晶體管密度為每平方毫米4810萬個。
目前來看，臺積電略佔上風，未來發展，關鍵要看英特爾10nm量產進度。就目前已發佈的技術信息來看，英特爾持續更新的14nm與臺積電的10nm處於同一量級，臺積電已量產的7nm製程顯著優於英特爾14nm的。可見，臺積電在量產時間上略佔上風，而實際技術儲備差別不大。
結語
英特爾與臺積電是摩爾定律演進的主要推動力量，而前者開創了該定律，併為其發展打下了基礎，後者則後來居上，在商業模式佔優、且敢於重金投入的情況下，帶動了產業發展。但目前來看，摩爾定律顯然遇到了極大的挑戰，或者說進入了窘境，作為其堅定支持者的英特爾和臺積電，也正在想著各種辦法延續這一定律。
*免責聲明：本文由作者原創。文章內容系作者個人觀點，半導體行業觀察轉載僅為了傳達一種不同的觀點，不代表半導體行業觀察對該觀點贊同或支持，如果有任何異議，歡迎聯繫半導體行業觀察。
今天是《半導體行業觀察》為您分享的第2095期內容，歡迎關注。
半導體行業觀察
『半導體第一垂直媒體』
閱讀更多 半導體行業觀察 的文章
