韩继国 编译 智慧产品圈 今天
目前先进封装和利用“小芯片”构建系统的势头正在增强，但从市场的角度看技术上还存在一些挑战。
一个由DARPA领导的机构、Marvell和zGlue以及其他一些公司正在研发“小芯片”（Chiplet）技术，这是在同一个封装或系统里集成多个裸片的不同方式。美国国防部下属的国防高级研究计划局（DARPA）希望能为这个小芯片项目推动标准和新的生态系统，这个计划被称为“公共异构集成和IP重用战略”（Common Heterogeneous Integration and IP Reuse Strategies ，简称为CHIPS）。波音, Cadence, Lockheed, 英特尔, Northrop Grumman, 美光, Synopsys 和其他一些公司正在加入到这一项目，其目标应用是商业、军事和航空航天领域。
小芯片有几种技术途径。基本思路是建立一个模块化芯片、或小芯片的库菜单，利用裸片到裸片的互连方案连接小芯片到一个封装。从理论上讲，小芯片技术是一个快速和低成本的方式，可将第三方芯片，例如，I/O、存储器和处理器核，集成到一个封装里。
“利用小芯片技术，你可以像LEGOs那样真正开始构建系统，”DARPA微系统技术办公室项目主管Andreas Olofsson说。“如果我们拥有成千上百个微小的小芯片在架子上，我们就可以讨论在几天里或几周内做出体现最高水平的设计。”
至今行业已经开发出某些利用类似小芯片的封装技术，至少是在有限的体积内。但我们的目标是使小芯片技术成为一个主流选择，为了这个目标，行业还需要诸多标准、广泛的小芯片阵列、设计工具和新的制造技术。
无论怎样，类似小芯片那样的多芯片封装市场越来越热，它们有可能替代传统的芯片微缩技术。在微缩领域，通过缩小芯片的特征尺寸可以使芯片体积越来越小，功能越来越多。但是芯片的微缩成本越来越大，每个节点带来的收益也开始打折。
另一个享受微缩带来的收益的方式是集成多芯片、不同功能的芯片在先进封装里，某些时候被称为异构集成。2.5D／3D、fan－out和系统级封装（SiPs），都是封装异构集成的常见例子。但小芯片却是另一种选择。
图1: 利用微缩技术的单芯片vs. 模块化小芯片技术
（来源: DARPA, Intel）
没有一个封装类型可以满足所有的要求，所以客户可能会使用许多技术。“有很多选项，每个异构集成将有它的位置，”TechSearch International的总裁Jan Vardaman说“不可能一刀切。”
小芯片成为主流选择在技术还面临一些挑战，“这在幻灯片上看起来很容易，”Vardaman说，“但要真正成为产品更具有挑战性。好的设计和高收益是成功的关键。”
并不是所有的小芯片方法都是类似的，每个分类都有一个不同的变数。另外，小芯片的市场有点儿混乱，它是否能兑现承诺现在还不清楚。
为了帮助行业取得领先地位，我们先带你看一看各种各样的小芯片技术吧！
小芯片的挑战
小芯片的概念并不是新的。该技术可以追溯到20世纪80年代，那时行业开发出多芯片模块（MCMs）。在MCMs，需要集成多个芯片并将它们组成一个模块。
当时MCMs被归类到高端系统主机。对于其他系统，行业采用商业封装。总之，封装看起来更像是一个事后补救的办法。
最近这些开始改变了，行业意识到在每一个节点的微缩成本高涨和越来越复杂了。今天只有少数精英能够承受先进节点的成本，例如一个28纳米的设计费用是5130万美元，可是到了7纳米芯片这个设计费用就要上升到2.978亿美元（数据来源：《国际商业战略》(IBS)）。
刚刚过了千禧年，业界开始寻找替代方案，这个替代方案就是先进封装。与在平面芯片微缩尺寸不同，先进封装的方式是向垂直方向走。
这并不是说业界停止了微缩，相反业界正在加紧进行10纳米／7纳米甚至5纳米的研发，另外一方面，先进封装已经在一些利基市场以有限的形式应用了许多年。
对许多客户来说，先进封装的出现成为了与微缩平行的一种技术路线和替代，特别是在一些前沿的设计中，使他们有了多种选择方案。例如业界已经量产的2.5D封装技术。在2.5D技术中，芯片被堆积在封装基板上面，结合使用了直通硅晶穿孔（TSVs）技术。该基板作为芯片和电路板之间的桥梁，它提供了更多的I/O接口和带宽。
图2：FPGA + HBM 带封装基板的2.5D封装
几年前又出现了fan-out。fan-out的裸片被堆积起来但仍在晶片上。
但在不久前，小芯片的方式出现了。这是一种不同的器件搭建方式。用SoC芯片可以搭建一个CPU，加上额外的100个IP模块在同一个芯片上。设计被微缩移动到下一个节点的规模，这是一个非常昂贵的工艺。
利用小芯片模型，那些100个IP被固化为更小的裸片或小芯片，在理论上，你可以从各种IC供应商那里得到一个很大的小芯片目录。然后，你可以混合和匹配他们建立一个系统。小芯片可以是不同的工艺节点制造，可用于不同的设计。
这就是CHIPS项目和其他厂家努力要完成的事情。“例如，你买的许多IP核是很贵的且来自不同厂商，不可能用一个工艺节点制造，它可能是另一个工艺制造的，”某模拟／射频设计公司、也是DARPA的CHIPS项目成员的首席技术官Craig Hornbuckle说，“在CHIPS，你可以把一个集成的器件放在一起组成你所需要的系统，这是一个优势。”
这种方法可以解决其他问题。“先进的工艺节点都是面向数字电路，他们不是面向高性能模拟电路。作为设计师，我们熟悉这些应用，但它是具有挑战性的且需要很长的时间。（用小芯片），你可以使用一个特定的节点面对一个应用，”Hornbuckle说。
还有其他一些好处。“小芯片的一个主要目的是找到一个选项来缩短在面向SoC设计的考虑时的设计周期/成本，假设有相同的性能，” Lam Research的先进封装副总裁Choon Lee说，“小芯片的概念可以被采用到功能优先的应用中，例如，军事或者航空航天领域。”
要做到这一点还面临一些挑战，其中有：
■ 眼下还没有标准的方法贴装或堆积小芯片；
■ 裸片到裸片的互连方案很昂贵；
■ 设计和制造之间还有缺口，例如如何验证和测试小芯片；
■ 有一点还不是很清楚：谁将负责这些小芯片，一旦它们被制造出来交给集成商和封装厂以后。
很明显，设计和测试的考虑是关键。“小芯片设计应当包括围绕有源芯片的系统设计中。它需要通过互连／功能性测试来测试外部世界与小芯片以及小芯片到主芯片的兼容性。这些还涉及模块产量的问题。”Lee说。
其他人也同意这一点。“小芯片在理论上看是伟大的，但真要到推翻神像般的SoC模型还有许多挑战要克服，”西门子Mentor的DRC应用市场主任John Ferguson说。“也许单独的小芯片与其对应的用单一工艺制造的嵌入式IP成本会下来，但还有其他成本和风险。在研发和专用PDKs的支持下，代工厂实现SoCs的设计相对容易和低风险。当我们走近一个独立的小芯片设计团队（在公司内或第三方团队），会发现组合小芯片到一个单独封装的设计到制造流程仍处在一个婴儿期阶段。”
部分原因是小芯片技术隐含了多重的制造和供应链。这使得它很难获取一个处方能确保所有的小芯片能正确独立地工作，特别是在和其他芯片处在一个封装的情况下。
“虽然小芯片在理论上可以被重用在多重设计中，每个小芯片将有其自身的局限性如何以及在何处可以使用，这取决于具体的实现，”Ferguson说。“裸片如何互相作用将大量决定它们如何在一个给定的环境内工作。它们是通过焊料球连接或者直接压焊？后端进出是否需要TSVs？哪一种测试协议被内置在小芯片中？”
正如任何芯片或封装，产量是关键。“集成小芯片到一个系统级封装（SiP）中将驱动越来越高密度的互连。是否使用硅基板组装小芯片，还是硅桥，或高密度的fan-out，小芯片的趋势是越来越小、间距越来越精细和微凸起，” KLA-Tencor的高级营销总监Stephen Hiebert说。“这些微凸起互连必须是无缺陷的，必须要求100％的筛选检查以确保无杀手缺陷。另外，硅基板、硅桥以及无硅分布层必须满足高质量和高产量的需求，这是因为被安装的IC容量的累积价值所致。“
另一个问题是谁将负责一个给定的项目。“小芯片可能会来自一个总包的IDM厂商，或一个能够控制生产小芯片、封装和安装小芯片到系统的代工厂，”Applied Materials的封装副总裁NirmalyaMaity说，“这避免了潜在的从不同供应商采购小芯片带来的质量和互换性的差异问题，这可能影响系统的功能。单一的总包供应商也可以避免多供应商带来的交货延迟和复杂的供应链。例如，如果多供应商和服务商被引入，谁负责系统产量和功能？如何测试元件和子系统以确保它们在进入生产线之前是合格的？”
成本当然是至关重要的因素。“资本支出和拥有成本的敏感性也是一个限制因素，”Maity说，“这些因素驱动需求有成本效益的和创新性方案。”
商业供应商
Marvell和Kandou Bus是第一个跳转到小芯片概念的公司。2016年，它们宣布了一项协议，Marvell将使用Kandou的芯片到芯片互连技术将多个芯片连接在一起。
图3：完全模块化的基于MCM的SOC
Kandou正在开发一个适于中小企业的生态系统，并已同意放弃其IP给其它人以启动这个方法。Marvell正在基于kandou的互连技术构建一个转换器。
“如果你想把所有东西都集成在一个芯片上，它需要很长的时间。如果你想使用先进的工艺，它的成本会更高，”Kandou Bus 的首席执行官Amin Shokrollahi说。
降低开发新的芯片的成本对一些市场来说至关重要，“我们用小芯片看到的是一个巨大的蜕变，”Shokrollahi说。“这是一支只做一件事的小公司的军队，仅仅一件事而已，这使他们能够快速进入市场。所以，如果你想在一个小公司开发一个网络接口卡，他们能结合自己的技术和一些其他的东西，很快得到一个工作原型机。最大的转变是有了小芯片，小公司也可以负担得起创新。”
去年，初创公司zGlue宣布启动一项在封装中堆叠芯片的技术，zGlue没有自己的芯片。相反，它正在积累来自第三方的芯片货架筹码。
第三方的芯片已经在代工厂生产并完成了芯片级封装，公司也准备支持已知合格芯片（KGD）和触点阵列封装（LGAs）。
zGlue提供的是一个专有平台和模块，以及有源封装基板。模块的基础由PCB板和电路组成。模块本身是一个BGA封装的形式。
在平台或模块的内部，小芯片被放到一个类似网状的织物上，这个织物是一个可编程基板。130纳米的基板是在台积电代工制造的，由ASE为zGlue提供装配工艺。“我们有一个从不同供应商得到晶片级芯片级封装的机制，并且不施加任何限制就像我们使用它们那样，”zGlue的技术执行官JawadNasrullah说。“（有源基板）是一种分布式微柱的表面，有点像魔术帖，你可以利用表面贴装技术将芯片放置在上面。基于基板和实际生产的，你可以为它做某些调整。所有的连接由软件操作，除了在某些部位基本上没有硬件的参与。”
图4：一个使用了zGlue技术的系统框图
今天，zGlue正专注于连接领域的某些特殊应用，如蓝牙、窄带IoT、WiFi和可穿戴设备等。一年前zGlue已经有了第三方提供的10个小芯片组合。现在它已经有了来自30－40个供应商的100个小芯片组合，并计划在未来有500个小芯片组合。在公司的组合里，ADI, Dialog, Macronix and Vishay 都是小芯片的供应商。
DARPA的方法
2016年，DARPA为它的CHIPS项目向外部公司招标。当时目标是（现在依然是）为小芯片设计一个模块设计和制造的流程。DARPA也计划开发一个大的第三方小芯片目录以满足商业和军事应用。总之，CHIPS流程希望能减少70％的设计成本和周转时间。
CHIPS项目2017年正式开始，项目有各种承包商／子承包商——制造厂商（英特尔，Northrop，Micross和UCLA）；小芯片开发商（Ferric，Jariet, Micron, Synopsys, and University of Michigan）；以及EDA工具开发商（Cadence and Georgia Institute of Technology）。
CHIPS是DARPA在电子复兴倡议（ERI）下的几个项目之一，ERI是一个五年期的，包含15亿美元投资的电子行业创新振兴计划。
“（用CHIPS）我们试图创建一个芯片设计的新方法，”DARPA的Olofsson说，“我们必须重建生态系统。我们必须重建我们设计产品的方式。我们必须发明新的制造技术。”
DARPA正在研究几大块拼图来实现它的目标，包括为小芯片规划标准，为业界实现一个“即插即用”的模型，设计更快的传输接口（SerDes）技术，为芯片与芯片连接开发低成本的基板／桥。DARPA也在开发新的拾取－贴装（pick－and－place）系统，使得小芯片可以高速地贴装到封装上。
标准是关键。“一旦我们有了标准，你可以想像在美国任何一家供应商设计许多的小芯片并出售它们。因此系统集成商可以构建复杂的系统，”Olofsson说。
图5：DARPA的CHIPS远景
CHIPS在标准战线上正在取得进展。作为它的一部分，英特尔正在颁发许可使用它的先进接口总线（AIB）。总线可以处理高带宽，以及在一个封装里芯片到芯片之间的通讯。
作为CHIPS的一部分，英特尔开启了AIB发起人组织，它将无版权费地提供技术。随着时间的推移，英特尔还计划组建一个AIB财团。
作为CHIPS会员，英特尔还提供它的硅桥技术，这是一种可替代硅基板的技术。英特尔的技术，也被称为嵌入式多芯片互连桥（EMIB），利用一块硅在一个封装内连接芯片到另一个芯片。此外，会员也可以利用传统的硅基板互连技术。
图6：EMIB的实施（硅桥）
小芯片技术是很有前途的，这可能是异构集成最终的途径。但如果工艺技术不到位，小芯片最终会终结在一个利基市场或成为大量在市场中被遗忘的技术之一。
（原文译自：SEMICONDUCTOR ENGINEERING By Mark LaPedus，谢谢。）
—END—
【CICE】2019深圳(国际)集成电路技术创新与应用展(第十届)，全国唯一聚焦智慧家庭产业芯片技术创新与应用的电子展，展览面积再升级3万平米，500展商5万买家，门锁、安防、照明、家电、智能硬件企业与5G、AI芯片、NB-IoT、WiFi、ZigBee、指纹识别、人脸识别、云平台、数据算法等领先技术供求对接。
閱讀更多 智慧產品圈 的文章
