阻抗匹配
阻抗匹配是指在能量傳輸時，要求負載阻抗要和傳輸線的特徵阻抗相等，此時的傳輸不會產生反射，這表明所有能量都被負載吸收了。反之則在傳輸中有能量損失。在高速PCB設計中，阻抗的匹配與否關係到信號的質量優劣。
PCB走線什麼時候需要做阻抗匹配？
不主要看頻率，而關鍵是看信號的邊沿陡峭程度，即信號的上升/下降時間，一般認為如果信號的上升/下降時間（按10%～90%計）小於6倍導線延時，就是高速信號，必須注意阻抗匹配的問題。導線延時一般取值為150ps/inch。
特徵阻抗
信號沿傳輸線傳播過程當中，如果傳輸線上各處具有一致的信號傳播速度，並且單位長度上的電容也一樣，那麼信號在傳播過程中總是看到完全一致的瞬間阻抗。由於在整個傳輸線上阻抗維持恆定不變，我們給出一個特定的名稱，來表示特定的傳輸線的這種特徵或者是特性，稱之為該傳輸線的特徵阻抗。特徵阻抗是指信號沿傳輸線傳播時，信號看到的瞬間阻抗的值。特徵阻抗與PCB導線所在的板層、PCB所用的材質（介電常數）、走線寬度、導線與平面的距離等因素有關，與走線長度無關。特徵阻抗可以使用軟件計算。高速PCB佈線中，一般把數字信號的走線阻抗設計為50歐姆，這是個大約的數字。一般規定同軸電纜基帶50歐姆，頻帶75歐姆，對絞線（差分）為100歐姆。
常見阻抗匹配的方式
1、串聯終端匹配
在信號源端阻抗低於傳輸線特徵阻抗的條件下，在信號的源端和傳輸線之間串接一個電阻R，使源端的輸出阻抗與傳輸線的特徵阻抗相匹配，抑制從負載端反射回來的信號發生再次反射。
匹配電阻選擇原則：匹配電阻值與驅動器的輸出阻抗之和等於傳輸線的特徵阻抗。常見的CMOS和TTL驅動器，其輸出阻抗會隨信號的電平大小變化而變化。因此，對TTL或CMOS電路來說，不可能有十分正確的匹配電阻，只能折中考慮。鏈狀拓撲結構的信號網路不適合使用串聯終端匹配，所有的負載必須接到傳輸線的末端。
串聯匹配是最常用的終端匹配方法。它的優點是功耗小，不會給驅動器帶來額外的直流負載，也不會在信號和地之間引入額外的阻抗，而且只需要一個電阻元件。
常見應用：一般的CMOS、TTL電路的阻抗匹配。USB信號也採樣這種方法做阻抗匹配。
2、並聯終端匹配
在信號源端阻抗很小的情況下，通過增加並聯電阻使負載端輸入阻抗與傳輸線的特徵阻抗相匹配，達到消除負載端反射的目的。實現形式分為單電阻和雙電阻兩種形式。
匹配電阻選擇原則：在芯片的輸入阻抗很高的情況下，對單電阻形式來說，負載端的並聯電阻值必須與傳輸線的特徵阻抗相近或相等；對雙電阻形式來說，每個並聯電阻值為傳輸線特徵阻抗的兩倍。
並聯終端匹配優點是簡單易行，顯而易見的缺點是會帶來直流功耗：單電阻方式的直流功耗與信號的佔空比緊密相關；雙電阻方式則無論信號是高電平還是低電平都有直流功耗，但電流比單電阻方式少一半。
常見應用：以高速信號應用較多。
（1）DDR、DDR2等SSTL驅動器。採用單電阻形式，並聯到VTT（一般為IOVDD的一半）。其中DDR2數據信號的並聯匹配電阻是內置在芯片中的。
（2）TMDS等高速串行數據接口。採用單電阻形式，在接收設備端並聯到IOVDD，單端阻抗為50歐姆（差分對間為100歐姆）。
閱讀更多 玩轉電子技術設計 的文章
