硬件EMC規範講解
電磁干擾的三要素是干擾源、干擾傳輸途徑、干擾接收器。EMC就圍繞這些問題進行研究。最基本的干擾抑制技術是屏蔽、濾波、接地。它們主要用來切斷干擾的傳輸途徑。廣義的電磁兼容控制技術包括抑制干擾源的發射和提高干擾接收器的敏感度，但已延伸到其他學科領域。
本規範重點在單板的EMC設計上，附帶一些必須的EMC知識及法則。在印製電路板設計階段對電磁兼容考慮將減少電路在樣機中發生電磁干擾。問題的種類包括公共阻抗耦合、串擾、高頻載流導線產生的輻射和通過由互連佈線和印製線形成的迴路拾取噪聲等。
在高速邏輯電路里，這類問題特別脆弱，原因很多：
1、電源與地線的阻抗隨頻率增加而增加，公共阻抗耦合的發生比較頻繁；
2、信號頻率較高，通過寄生電容耦合到步線較有效，串擾發生更容易；
3、信號迴路尺寸與時鐘頻率及其諧波的波長相比擬，輻射更加顯著。
4、引起信號線路反射的阻抗不匹配問題。
No.1 總體概念及考慮
1、五一五規則，即時鐘頻率到5MHz或脈衝上升時間小於5ns，則PCB板須採用多層板。
2、不同電源平面不能重疊。
3、公共阻抗耦合問題。
由於地平面電流可能由多個源產生，感應噪聲可能高過模電的靈敏度或數電的抗擾度。
解決辦法：
①模擬與數字電路應有各自的迴路，最後單點接地；
②電源線與回線越寬越好；
③縮短印製線長度；
④電源分配系統去耦。
4、減小環路面積及兩環路的交鏈面積。
5、一個重要思想是：PCB上的EMC主要取決於直流電源線的Z
No.2 佈局
下面是電路板佈局準則：
1、 晶振儘可能靠近處理器
2、 模擬電路與數字電路佔不同的區域
3、 高頻放在PCB板的邊緣，並逐層排列
4、 用地填充空著的區域
No.3 佈線
1、電源線與回線儘可能靠近，最好的方法各走一面。
2、為模擬電路提供一條零伏回線，信號線與回程線小與5：1。
3、針對長平行走線的串擾，增加其間距或在走線之間加一根零伏線。
4、手工時鐘佈線，遠離I/O電路，可考慮加專用信號回程線。
5、關鍵線路如復位線等接近地回線。
6、為使串擾減至最小，採用雙面＃字型佈線。
7、高速線避免走直角。
8、強弱信號線分開。
No.4 屏蔽
1、屏蔽 > 模型：
屏蔽效能SE(dB)＝反射損耗R(dB)＋吸收損耗A(dB)
高頻射頻屏蔽的關鍵是反射，吸收是低頻磁場屏蔽的關鍵機理。
2、工作頻率低於1MHz時，噪聲一般由電場或磁場引起，(磁場引起時干擾，一般在幾百赫茲以內)，1MHz以上，考慮電磁干擾。單板上的屏蔽實體包括變壓器、傳感器、放大器、DC/DC模塊等。更大的涉及單板間、子架、機架的屏蔽。
3、 靜電屏蔽不要求屏蔽體是封閉的，只要求高電導率材料和接地兩點。電磁屏蔽不要求接地，但要求感應電流在上有通路，故必須閉合。磁屏蔽要求高磁導率的材料做 封閉的屏蔽體，為了讓渦流產生的磁通和干擾產生的磁通相消達到吸收的目的，對材料有厚度的要求。高頻情況下，三者可以統一，即用高電導率材料(如銅)封閉並接地。
4、對低頻，高電導率的材料吸收衰減少，對磁場屏蔽效果不好，需採用高磁導率的材料(如鍍鋅鐵)。
5、磁場屏蔽還取決於厚度、幾何形狀、孔洞的最大線性尺寸。
6、磁耦合感應的噪聲電壓UN＝jwB.A.coso＝jwM.I1，(A為電路2閉合環路時面積；B為磁通密度；M為互感；I1為干擾電路的電流。降低噪聲電壓，有兩個途徑，對接收電路而言，B、A和COS0必須減小；對干擾源而言，M和I1必須減小。雙絞線是個很好例子。它大大減小電路的環路面積，並同時在絞合的另一根芯線上產生相反的電動勢。
7、防止電磁洩露的經驗公式：縫隙尺寸
No.5 接地
1、300KHz以下一般單點接地，以上多點接地，混合接地頻率範圍50KHz～10MHz。另一種分法是：< 0.05λ單點接地；< 0.05λ多點接地。
2、好的接地方式：樹形接地
3、信號電路屏蔽罩的接地。
接地點選在放大器等輸出端的地線上。
4、對電纜屏蔽層，L< 0.15λ時，一般均在輸出端單點接地。L<0.15>5、對於射頻電路接地，要求接地線儘量要短或者根本不用接線而實現接地。最好的接地線是扁平銅編織帶。當地線長度是λ/4波長的奇數倍時，阻抗會很高，同時相當λ/4天線，向外輻射干擾信號。
6、單板內數字地、模擬地有多個，只允許提供一個共地點。
7、接地還包括當用導線作電源回線、搭接等內容。
No.6 濾波
1、選擇EMI信號濾波器濾除導線上工作不需要的高頻干擾成份，解決高頻電磁輻射與接收干擾。它要保證良好接地。分線路板安裝濾波器、貫通濾波器、連接器濾波器。從電路形式分，有單電容型、單電感型、L型、π型。π型濾波器通帶到阻帶的過渡性能最好，最能保證工作信號質量。
一個典型信號的頻譜：
2、選擇交直流電源濾波器抑制內外電源線上的傳導和輻射干擾，既防止EMI進入電網，危害其它電路，又保護設備自身。它不衰減工頻功率。DM(差摸)干擾在頻率 < 1mhz時占主導地位。cm在> 1MHz時，占主導地位。
3、使用鐵氧體磁珠安裝在元件的引線上，用作高頻電路的去耦，濾波以及寄生振盪的抑制。
4、儘可能對芯片的電源去耦(1-100nF)，對進入板極的直流電源及穩壓器和DC/DC轉換器的輸出進行濾波(uF)。
注意減小電容引線電感，提高諧振頻率，高頻應用時甚至可以採取四芯電容。電容的選取是非常講究的問題，也是單板EMC控制的手段。
No.7 其它
單板的干擾抑制涉及的面很廣，從傳輸線的阻抗匹配到元器件的EMC控制，從生產工藝到扎線方法，從編碼技術到軟件抗干擾等。一個機器的孕育及誕生實際上是EMC工程。最主要需要工程師們設計中注入EMC意識
在實驗測試過程中，我們常遇到這樣的情況：雖然設計工程師在設備電源線上接了電源濾波器，但是該設備還是不能通過"傳導騷擾電壓發射"測試，工程師懷疑濾波器的濾波效果不好，不斷更換濾波器，仍不能得到理想的效果。
兩個方面分析設備超標的原因
1）設備產生的騷擾太強；
2）設備的濾波不足。
對於第一種情況，我們可以通過在騷擾源處採取措施，降低騷擾的強度，或者增加電源濾波器的階數，提高濾波器對騷擾的抑制能力來解決。對於第二種情況，除了濾波器自身性能不好以外，濾波器的安裝方式對它的性能影響很大。這一點往往是被設計工程師忽視的。在很多測試中，我們通過更改濾波器的安裝方式就能使設備順利通過測試。
下面是一些常見的濾波器錯誤安裝方式對濾波器性能影響的實例。
1 輸入線太長
許多設備的電源線進入機箱後，經過很長的導線才接到濾波器的輸入端。例如，電源線從機箱後面板輸入，走行到前面板的電源開關，又回到後面板接到濾波器。或者濾波器的安裝位置距離電源線入口較遠，造成引線太長。如圖1所示。
圖1 電源線過長示意圖
由於電源入口到濾波器輸入端的引線過長，設備產生的電磁騷擾通過電容性或電感性耦合，重新耦合到電源線上，而且騷擾信號的頻率越高，耦合越強，造成實驗失敗。
2 濾波器輸入輸出線平行走線
有的工程師為了使機箱內部的走線美觀，常常把線纜捆紮在一起，這對電源線是不允許的。如果把電源濾波器的輸入輸出線平行走線或捆紮在一起，由於平行傳輸線之間存在分佈電容，這種走線方式相當於在濾波器的輸入輸出線之間並接了一個電容，為騷擾信號提供了一條繞過濾波器的路徑，導致濾波器的性能大幅下降，頻率很高時甚至失效（如圖2所示）。等效電容的大小與導線距離成反比，與平行走線的長度成正比。等效電容越大，對濾波器性能的影響越大。
圖2 平行走線對濾波器的影響
3 濾波器接地不好，濾波器的殼體沒有和金
屬機箱良好搭接這種情況也比較普遍。許多工程師安裝濾波器時，濾波器的殼體和機箱之間搭接不良（有絕緣漆）；同時，使用的接地線較長，這將導致濾波器的高頻特性變壞，降低濾波性能。由於接地線較長，在高頻時導線的分佈電感不能忽視，如果濾波器搭接良好，干擾信號可以通過殼體直接接地。如果濾波器的殼體和機箱之間搭接不良，相當於濾波器的殼體（地）與機箱之間存在一個分佈電容，這將導致濾波器高頻時接地阻抗較大，尤其在分佈電感和分佈電容諧振的頻率附近，接地阻抗趨於無窮。濾波器接地不良對濾波器性能的影響如圖3所示。
從圖3中可以看到，由於濾波器接地不良，接地阻抗較大，有一部分騷擾信號能通過濾波器。為了解決搭接不良，應把機箱上的絕緣漆刮掉，保證濾波器殼體和機箱有良好的電氣連接。
圖3 濾波器接地不良對濾波器性能的影響
4 理想的安裝電源濾波器的例子（僅供參考）
圖4 電源濾波器安裝示例
在這種安裝方式下，濾波器的殼體和機殼接觸良好，堵住電源線在機箱上的開口，提高了機箱的屏蔽性能；另外，濾波器的輸入輸出線之間有機箱屏蔽相隔離，消除了輸入輸出線之間的騷擾耦合，保證濾波器的濾波性能。
濾波器的安裝方式直接影響了濾波器的濾波效果，為了充分發揮濾波器的性能，在安裝濾波器時應遵循以下原則：
5 安裝濾波器五點原則
1）在電源入口處就近安裝，最好用濾波器殼體蓋住機箱上的電源線入口孔；
2）接地線越短越好；
3）濾波器殼體與機箱良好搭接；
4）濾波器輸入輸出線分開，不能並行或交叉；
5）避免濾波器附近有強幹擾源。
| 文稿來源： 電子工程世界
免責聲明：文章內容系作者個人觀點，本平臺轉載僅供學習交流，如果有任何異議，歡迎聯繫國際第三代半導體眾聯空間。
更多精彩內容，敬請關注：微信公眾號 casazlkj
