Cadence的allegro下設置阻抗

立題簡介：

內容：介紹orCAD下器件信息顯示推薦；

作用：介紹orCAD下器件信息顯示推薦；

PCB環境：Cadence 16.6；

日期：2018-06-10；

=====================分割線========================

立題詳解：

對“PCB設計”而言，對“信號傳輸”而言，其不能簡單理解為“線路連通”即可，因為對信號而言，其有“高速”、“低速”等區別，同時具有“信號質量”、“電源質量”等等因素指標，若只是簡單連通線路，在信號頻率大到一定程度時，信號質量會急速下降，造成PCB工作異常；

本次而言，大部分情況下，需要對信號進行“阻抗匹配/阻抗控制”，儘量提高通訊時的“信號質量”；當“阻抗不匹配”時，可稱為“

阻抗失配”；

1、阻抗匹配定義

對“阻抗匹配”而言，其作用為：主要用於傳輸線上，以此來達到所有高頻的微波信號均能傳遞至負載點的目的，而且幾乎不會有信號反射回來源點，從而提升能源效益。

對“阻抗匹配”而言，其定義為：對“信號源內阻”與“所接傳輸線”的“特性阻抗”呈現“大小相等且相位相同”，或“傳輸線的特性阻抗”與“所接負載阻抗”的“大小相等且相位相同”，分別稱為“傳輸線的輸入端”或“輸出端”處於阻抗匹配狀態。

在大部分情況下，對“阻抗匹配”要點有以下3點：

i）、“阻抗匹配前提”：對“阻抗匹配”必須建立在“完整基準參考面”的基礎上，大部分情況下為“GND平面”，因此對“單層板”或“雙層板”而言，其無“阻抗匹配概念”，因為大部分情況下，其無“完整的基準參考面”；

ii）、“阻抗匹配前提”：對“阻抗匹配”而言，其與“線路長短”關係並不緊密，大部分情況下，主要控制“阻抗值”的參數為3點：“PCB板材”、“PCB板層疊結構”、“走線線寬”，此為最重要的三點；

iii）、“阻抗匹配前提”：對“阻抗匹配計算”而言，有專門的計算工具“Polar Si9000”，可通過“人為設定基礎參數”，軟件進行“線寬計算”，而在“Allegro”內，其已經在內部集成有相對的“阻抗計算功能”，只需在“約束管理器”中設定“層疊結構”、“目標阻抗”即可實現“自動線寬佈線”；

對“Polar Si9000”舉例截圖如下：

2、Allegro實現阻抗匹配

對“Cadence的allegro”下，設置“阻抗匹配”方法推薦使用“快捷圖標”，如下所示：

彈出“規則設置窗口”如下：

注意：其中的“Impedence”即為“阻抗”；

3、Allegro設置阻抗匹配實例

對“Cadence的allegro”下，設置“阻抗匹配”時，在“約束管理器”的“”中進行：

首先

，新建“阻抗規則”:

截圖1：

截圖2：

然後，應用“阻抗規則”:

截圖1：

然後，開啟“阻抗規則檢查”:

截圖1：

然後，檢查並繪製“阻抗規則”下的網絡:

截圖1：此處報“DRC錯誤”，由於其“阻抗值”與“設定阻抗值”偏差較大：

截圖2：

最後，調整“阻抗規則佈線”:直接拉線，系統會自動適配“合適線寬”的線，使“阻抗滿足需求”：

截圖1：

截圖2：