鍾靈毓秀54341501

目前芯片廠商有三類：IDM、Fabless、Foundry。

IDM（集成器件製造商）指 Intel、IBM、三星這種擁有自己的晶圓廠，集芯片設計、製造、封裝、測試、投向消費者市場五個環節的廠商，一般還擁有下游整機生產。

Fabless（無廠半導體公司）則是指有能力設計芯片架構，但本身無廠，需要找代工廠代為生產的廠商，知名的有 ARM、NVIDIA、高通、蘋果。

Foundry（代工廠）則指臺積電和 GlobalFoundries，擁有工藝技術代工生產別家設計的芯片的廠商。我們常見到三星有自己研發的獵戶座芯片，同時也會代工蘋果 A 系列和高通驍龍的芯片系列，而臺積電無自家芯片，主要接單替蘋果和華為代工生產。

製程

14nm、7nm 這些芯片製程工藝的具體數值是性能關鍵指標。製程工藝的每一次提升，帶來的都是性能的增強和功耗的降低。

驍龍 835 用上了的 10nm 製程， 在集成了超過 30 億個晶體管的情況下，體積比驍龍 820 還要小了 35%，整體功耗降低了 40%，性能卻大漲 27%。

這些數值怎麼計算出來的？

這需要從芯片的組成單位晶體管說起。得益於摩爾定律的預測，走到今天，比拇指還小的芯片裡集成了上億個晶體管。蘋果 A10 Fusion 芯片上，用的是臺積電 16nm 的製造工藝，集成了大約 33 億個晶體管。

而一個晶體管結構大致如下：

圖中的晶體管結構中，電流從 Source（源極）流入 Drain（漏級），Gate（柵極）相當於閘門，主要負責控制兩端源極和漏級的通斷。電流會損耗，而柵極的寬度則決定了電流通過時的損耗，表現出來就是手機常見的發熱和功耗，寬度越窄，功耗越低。而柵極的最小寬度（柵長），就是市場上常說到 XX nm 工藝中的數值。

對於芯片製造商而言，主要就要不斷升級技術，力求柵極寬度越窄越好。不過當寬度逼近 20nm 時，柵極對電流控制能力急劇下降，會出現 “電流洩露” 問題。這是因為為了在 CPU 上集成更多的晶體管，二氧化硅絕緣層會變得更薄，容易導致電流洩漏。

一方面，電流洩露將直接增加芯片的功耗，為晶體管帶來額外的發熱量；另一方面，電流洩露導致電路錯誤，信號模糊。為了解決信號模糊問題，芯片又不得不提高核心電壓，功耗增加，陷入死循環。

因此，漏電率如果不能降低，CPU 整體性能和功耗控制將十分不理想。

當晶體管的尺寸縮小到一定程度（業內認為小於 10nm）時會產生量子效應，這時晶體管的特性將很難控制，芯片的生產難度就會成倍增長。驍龍 835 用上了 10nm 的製程，製造成本相比 14nm 增加接近 5 成。大廠需要持續而巨大的資金投入是 10nm 芯片量產的必經之路。

FinFET

除了製程，還有工藝技術。

FinFET 是什麼？

業界主流芯片還停留在 20/22nm 工藝節點上的時候，Intel 就率先引入了 3D FinFET 這種技術。後來三星和臺積電在 14/16nm 節點上也大範圍用上了類似的 FinFET 技術。下面我們統稱為 FinFET。

FinFET（Fin Field-Effect Transistor）稱為鰭式場效應晶體管，是一種新的晶體管。具體一點就是把芯片內部平面的結構變成了 3D，把柵極形狀改制，增大接觸面積，減少柵極寬度的同時降低漏電率，而晶體管空間利用率大大增加。

因為優勢明顯，目前已經被大規模應用到手機芯片上。

經歷了 14/16nm 工藝節點後，FinFET 也歷經升級，但這種升級是存在瓶頸的。目前，大廠們正研究新的 FD-SOI（全耗盡絕緣體硅）工藝、硅光子技術、3D 堆疊技術等，斥資尋求技術突破，為日後 7nm、甚至 5nm 工藝領先佈局。

LPE/LPP/LPC/LPU 又是什麼？

在工藝分類上，芯片主要分兩大類：

• HP（High Performance）：主打高性能應用範疇；
• LP（Low Power）：主打低功耗應用範疇。

滿足不同客戶需求，HP 內部再細分 HPL、HPC、HPC+、HP 和 HPM 五種。

HP 和 LP 之間最重要區別就在性能和漏電率上，HP 在主打性能，漏電率能夠控制在很低水平，芯片成本高；LP 則更適合中低端處理器使用，因為成本低。

所以，芯片除了在製程上尋求突破，工藝上也會逐步升級。

2014 年底，三星宣佈了世界首個 14nm FinFET 3D 晶體管進入量產，標誌著半導體晶體管進入 3D 時代。發展到今天，三星擁有了四代 14nm 工藝：

第一代是蘋果 A9 上面的 FinFET LPE（Low Power Early）

第二代則是用在獵戶座 8890、驍龍 820 和驍龍 625 上面的 FinFET LPP（Low Power Plus）

第三代是 FinFET LPC

第四代則是目前的 FinFET LPU。

至於 10nm 工藝，三星則更新到了第三代（LPE/LPP/LPC）。

英特爾的7nm工藝是基於極紫外光刻（EUV）的獨立的製程。在這一工藝的採用時間方面還是落後於臺積電和三星，為蘋果、華為等公司代工芯片的臺積電，在2018年就已率先量產7nm芯片，今年已是7nm投產的第三個年頭，更先進的5nm工藝也即將量產。臺積電的 5 納米制程 (N5) 已進入風險試產階段，其良率高達 50%，而且其月產能可達 8 萬片的規模。

張強Beijing

我目前微電子研究生在讀，偏工藝方向的，其實設計主要考慮的性能方面，而14nm和7nm芯片能否實現主要是在工藝上是否能夠實現，而在工藝上能否實現，主要靠的是光刻機等設備。順便普及一下14nm和7nm指的是什麼：

28nm以上芯片的元器件（MOSFET）

28nm以上芯片的元器件主要是MOSFET（金屬氧化物半導體場效應晶體管），MOSFET主要有source（S，源極），drain（D，漏極），gate（G，柵極），工作原理是，通過柵極施加電壓，從而能夠使得源極與漏極之間能夠導通，導通就可以工作，就能夠利用電子的電荷傳輸信息，所以這個閾值電壓是源漏極之間能否導通的關鍵。28nm以上的器件用的下圖的結構，這個28nm是指溝道AB的距離。下圖是準二維的溝道

28nm以下芯片的元器件（FinFET）

28nm以下芯片的元器件主要是FinFET（鰭式場效應晶體管），其實這個FinFET也是屬於MOSFET，只不過是這個溝道是多個面的，這樣有效面積不變的情況下，可以將溝道之間的距離縮小到28nm以下，下圖的溝道（14nm或者7nm）是黃色的區域。

芯片設計的陣列

而芯片設計，主要是陣列設計器件性能，這陣列上的一個個點就是上面說的元器件。

以上就是關於芯片的一些基本知識，希望對你有所幫助！

物理微電子前沿科普

前言

很多人把芯片生產想象成了打印一張圖畫，那麼打印成A3大小還是打印成A4大小似乎和圖片設計者沒有關係，只需要更改打印機（即生產工藝）即可。其實這是選擇對比參照物的錯誤，如果要更能精確類比，芯片設計和生產更像是房屋設計和建造。

芯片更換製程之後會帶了新的問題

所謂流片就是先試生產一些芯片用於設計後的測試工作。就拿更換製程來說，更換製程後，因為芯片物理特性發生變化，發熱、電子遷移等現象會和之前不同。就像原來房子設計圖紙是200平米，現在縮小成100平米之後床縮小了，睡不了覺了。廁所縮小了，進不去人一樣。芯片發熱點更加聚集了，電路更近了，電子偏離現象更嚴重了。流片就是測試這一類的問題，並進行調整和改善。經常流片的花費都是幾億。

更換製程本身花費巨大不如同時做功能加強更划算

芯片製程變了，計算速度會得到進一步的提升，之前本來不存在瓶頸的地方會出現，而以前設計芯片時一些研發的新技術，新解決方案到改進製程時已經成熟。加上對於終端市場來說，新技術帶來的溢價效應（反過來說新技術的研發得不到應用，就無法分攤研發成本）這也是在升級製程過程中必須考慮的，畢竟對於芯片開發來說，落後就要捱打。

結尾

以前愚人節的時候出過一篇“科普文”，說的是用石墨烯做芯片，速度提高1000被我，能耗降低1000倍。做為電子發燒友的我無比興奮，想著人人拿著超級計算機性能相當的手機。結果被事實無情的打臉。後來認識到技術從來不是單個方面的進步而進步的，人類整體科技的提升往往都是多行業多學科共同進步的結合。再看到什麼突然出現某項技術單獨可以概念人類命運的時候，我都會拿起小手默默的點擊舉報按鈕。

救贖者vlog

我是電子及工控技術，我來回答這個問題。我是從事電子技術硬件應用的從業者，對於這個問題我來談談我的看法。

首先從電路硬件設計與應用來說，我們在設計電路時選擇芯片主要考慮芯片的性能與價格、可靠性與外形封裝形式等幾個方面，對於芯片內部的製造則考慮的很少。

對於14nm（納米）和7nm（納米）是從芯片的製造工藝方面來說明的，對於兩者來說肯定是7nm（納米）技術製造出來的芯片其性能更優越，在相同的面積中所集成的晶體管越多芯片的各種性能就越高，比如以處理器為例，用7nm（納米）技術製作的CPU肯定比14nm（納米）技術製作的CPU在晶體管數量方面、處理速度方面、功耗方面以及溫升等方面都會高出一個數量級。所以用7nm（納米）製程製作的芯片在各個方面會全面“碾壓”14nm（納米）製程的芯片。以上是用7nm（納米）技術比14nm（納米）技術從芯片的各種性能得到提升做出的對比。

另一方面14nm（納米）和7nm（納米）的芯片在設計方法和所用的技術上也是有區別的。在製作難度上肯定7nm（納米）技術要比14nm（納米）技術難度更大；在製作費用上兩者的差距也是有著很大區別的。比如芯片製造的核心設備光刻機就是一個很大的投資，7nm（納米）光刻機要比14nm（納米）光刻機在價格上要貴出許多，再加上設計規則與技術的不同都會增加其成本。

以上就是我對這個問題的看法，歡迎朋友們參與討論，敬請關注電子及工控技術，感謝點贊。

電子及工控技術

謝謝您的問題。芯片製程提升，是技術、成本、性能的綜合考量。

芯片設計要考慮什麼。第一步，芯片設計首先要定好規格，提出功能和性能要求。第二步，設計芯片的細節，但規劃出芯片整體輪廓，再用硬件描述語言實現模塊功能，形成代碼。第三步，仿真測試檢驗代碼的正確性，看是否能符合所有的規格要求。如果不符合，就要重新設計和編碼。到這一步，很多半導體企業已經走不下去了。第四步，對時鐘信號、普通信號，以及邏輯單元之間走線，分析信號的完整性。實際過程比上述描述複雜得多。

芯片製程升級的技術難度。在體積不斷縮小的芯片裡要放十幾億個晶體管，並且要保持性能和功耗，需要技術支持、創新。製程從14nm到7nm，芯片速率、功耗、集成度要做出均衡。目前80%以上的芯片都是10nm以上製程，從14nm到7nm，跨越到10nm以下，越進一步，難度越大。7nm將是一個長期存在的製程，功耗、性能、面積、成本能獲得很好的平衡，再到5nm、3nm，平衡難度更大。


芯片製程升級的投入增加。製程提高一點，設計代價非常大，往往是數倍增長。14nm芯片設計研發成本約1億美元，10nm芯片則是1.7億美元，7nm約3億美元，5nm就會超過5億美元。如果要達到3nm的複雜芯片，設計成本可能高達15億美元。所以，芯片設計者也是有門檻的，沒有雄厚的資金實力，就不用介入了。

追科技的風箏

N+1工藝和14nm相比，性能提升了20%，功耗降低了57%，邏輯面積縮小了63%，SoC面積減少了55%。

N+1之後還會有N+2，這兩種工藝在功耗上表現差不多，區別在於 性能及成本，N+2顯然是面向高性能的，成本也會增加。

中芯國際國內外的晶圓廠分佈

中芯國際的N+1工藝相當於臺積電的第一代7nm工藝，偏向低功耗一些，N+2工藝重點在提升性能，相當於臺積電的7nm+工藝。

混子說463

要考慮了，設計出來無法生產有什麼用，某種程度上說是臺積電卡脖子。要按照人家的標準來。

另外7nm還有很多優勢：

1. 單位面積上存儲空間更大；

2.集成度更高，封裝後面積更小，可節約空間給硬件設計和機構；

3.功耗更低，比如其他條件不變，電流通過1米的導線消耗的能量比通過2米的低；

4.更高的性能

5.更高的頻率

6.綜合成本應該低點，工藝成本可能提升了，但是其他方面成本降了

7.還有很多優勢，比較專業，沒太明白，比如紋理光柵等等。

三音60度

大體上就是7nm的單位面積晶體管數目更多，省電散熱要求低，應用於手機上比較合適，而14nm有足夠的散熱空間一般適用於像智能電視與機頂盒又或者電腦的cpu

吾創萬歲_萬萬歲

芯片體積越小，它的設計難度越大，對於設計者的要求也越高，尤其是芯片散熱方面體積太小，散熱就是最大問題。目前最小的是4納米芯片。

義縣遊學電子科技

其實幾乎沒有區別，大家不必跟風，都是納米級別的，都很小，就這個意思，就像頭髮粗細有啥分別？都是頭髮，有時粗頭髮更好！

關鍵字: 設計者 器件 科技