圖A：由黑磷2D材料的厚度變化形成的異質結的光學圖像和能帶圖。圖B：隧道場效應晶體管和取決於厚度的帶隙的示意圖。C：特性轉移曲線顯示出陡峭的亞閾值擺幅和高導通電流。圖片：韓國科學技術高等研究院（KAIST）
研究人員報告了一種黑磷晶體管，可以用作替代的超低功率開關。KAIST物理系的Sungjae Cho教授領導的研究團隊開發了可控厚度的黑磷隧道場效應晶體管（TFET），相對於互補金屬氧化物半導體（CMOS）晶體管該晶體管的開關功耗比傳統的低10倍，待機功耗也比傳統的低10000倍。
該研究小組表示，他們開發的快速和低功耗的晶體管，可以取代傳統的CMOS晶體管。特別是，他們解決了降低TFET操作速度和性能的問題，為擴展摩爾定律鋪平了道路。
在上個月發表在《自然納米技術》上的這項研究中，Cho教授的團隊報告了一種天然異質結TFET，其黑磷層厚度可隨空間變化而沒有界面問題。他們在4-5dec的電流範圍內實現了創紀錄的低平均亞閾值擺幅值，並實現了創紀錄的高通態電流，這使得TFET能夠以比傳統CMOS晶體管更高的速度運行，並且功耗更低。
黑磷異質結隧道場效應晶體管（BP NHJ-TFET）的光學圖像和示意性結構。 （圖a）完整的BP NHJ-TFET器件的光學圖像（左）和單層黑鱗片（右）。橙色和綠色的多邊形分別表示塊狀黑鱗（BP）和片狀單層黑鱗（ML BP）。（b）完整BP NHJ TFET的結構示意圖。
Cho教授說：“我們成功開發出第一個達到快速、低功耗開關基本標準的晶體管。我們新開發的TFET可以解決有關TFET性能下降的重大問題，從而取代CMOS晶體管。”
晶體管的不斷縮小一直是當前信息技術成功發展的關鍵。然而，隨著摩爾定律因功耗增加而達到極限，迫切需要開發新的替代晶體管設計。
在進一步縮小晶體管尺寸的同時，要降低開關和待機功耗，就必須克服亞閾值擺幅的熱電子極限，該極限被定義為亞閾值範圍內每十倍電流增加所需的電壓。為了減少CMOS電路的開關和待機功率，降低晶體管的亞閾值擺幅至關重要。
然而，由於熱載流子注入，CMOS晶體管存在60mV/dec的基本亞閾值擺幅極限。《國際設備和系統路線圖》已經預測，在不久的將來，將需要採用CMOS以外的新材料製成的具有新幾何形狀的新器件，以應對縮小晶體管尺寸的挑戰。特別是，由於可以將TFET的亞閾值擺幅大大降低到60mV/dec的熱電子極限以下，因此建議將TFET作為CMOS晶體管的主要替代產品。TFET通過量子隧穿操作，這不會像CMOS晶體管的熱注入那樣限制亞閾值擺幅。
特別是，異質結TFET具有提供低亞閾值擺幅和高導通電流的巨大潛力。高導通電流對於晶體管的快速運行至關重要，因為將設備充電至導通狀態需要花費較長時間且電流較低。與理論上的預期不同，由於異質結中的界面問題，以前開發的異質結TFET的導通狀態電流比CMOS晶體管低100-100000倍（慢100-100000倍的運行速度）。這種低運行速度阻礙了用低功耗TFET替代CMOS晶體管。
Cho教授說：“就我們所知，我們已經首次展示了針對快速和超低功耗操作的TFET優化，這對於替代用於低功耗應用的CMOS晶體管至關重要。” 他說，他很高興擴展摩爾定律，該定律最終可能會影響生活和社會的幾乎各個方面。
閱讀更多 孜然實驗室 的文章
