今年亮相的7nm工藝

按照目前的曝光來看，今年7nm的工藝的芯片會在年底左右上市，給用戶使用。例如蘋果的A12處理器和華為的麒麟980處理器、高通的855處理。這些都是用上了臺積電的7nm工藝。

但是，這還不是最先進的工藝，臺積電的CEO前段時間表示，5nm工藝將會在明年年底投入使用，預計在2020年左右量產。那麼到了2020年的iPhone的芯片或許會用上5nm工藝。

作為競爭對手，三星當然是不甘落後。三星7nm工藝會稍後一點量產，但是三星拿出了秘密武器——3nm工藝。他們計劃2019年交付v0.01版本的PDK，2021年進行試產。預計在2021年年底和2022年左右能夠量產。

開發成本

但是成本也會噌噌噌的上漲：IBS的測算過，10nm芯片的開發成本超過了1.7億美元，目前最先進的7nm工藝接近3億美元，預計5nm超過5億美元，3nm的工藝更加恐怖：如果要基於3nm開發出英偉達GPU一樣複雜的芯片，設計成本就將高達15億美元。

如果要開發到1nm工藝的話，成本會繼續飆升。通常用上最先進的工藝的都是高端芯片，那麼這些高端芯片的成本都是非常高，自然會轉嫁給消費者。

不過，1nm工藝的出現，意味著2nm和3nm這些工藝會下放到中端芯片上。高端芯片雖然貴，但是中端芯片在市場定位中端，不能過貴。用上了相對於現在來說，更加先進的工藝，在發熱和能耗上都有非常好的表現。大家玩遊戲的時候手機和電腦的表現都會好很多。

更先進的納米制程意味著在更低的發熱和能耗，也意味著在一定發熱和能耗的情況下，能在同一空間容納更多的晶體管。很多高端芯片會以性能為優先考慮對象，所以會保持現在的能耗和發熱情況下，實現性能大爆炸。

1nm工藝什麼時候來

來一個實際一點的。臺積電的前CEO張忠謀表示在出席歐洲商會午餐會時表示：3納米制程約在二年內開發成功。同時，即使面臨“摩爾定律”失效的挑戰，2納米制程仍可望在2025年前出現。

張忠謀是臺灣半導體行業的教父級人物，放在全世界都是牛逼哄哄的人，所以他的話是有可信度的。如無意外，2025年前2nm面世，那麼1nm工藝起碼也得再等個2年或者3年。

英特爾目前還在打磨14nm工藝，但是英特爾表示不服氣。因為英特爾10nm光刻技術製造出來的鰭片、柵極間隔更小（英特爾對比間隔對比，更有比較的實際意義）。因此在晶體管密度上幾乎是臺積電、三星的兩倍，達到了每平方毫米1億個晶體管，同時保持了邏輯單元高度低的優良傳統，在3D堆疊上更有優勢。英特爾表示，它家的10nm工藝能夠媲美其他的7nm工藝。只不過，什麼時候上10nm工藝還遙遙無期呢。

太平洋電腦網

晶圓製程工藝，嚴格說來這是門很複雜的（應用）技術體系。晶圓製程工藝達到1nm會怎樣？我認為這個連不少的行內資深人士都不容易給出全面且正確的答案。這就有點像是：現在很多的國家能製造大量的常規燃料火箭（對應於當前半導體行業的主流製程），現在也有少數的國家在研發可重複使用火箭（對應於未來半導體行業的5nm和3nm等製程），再之後可能有少數的國家研製出比可重複回收火箭更先進的航天運輸工具（對應於半導體行業的1nm等製程），那麼比可重複回收火箭更先進的航天運輸工具會是什麼樣的？現在其實沒有人能準確地想象出來（重在應用）。

就假設今後確實有少數的晶圓大廠研發出了可商業化的1nm製程，那麼會怎麼樣呢？有人猜想，“這會使採用該技術生產的芯片價格居高不下，這又會導致較少客戶選擇該項技術，進而惡性循環......從商業因素考慮，大部分芯片設計公司恐怕依舊會選擇相對成熟，或者稱為相對‘老舊’的製造工藝。”事實上，1nm製程工藝到今天還只是處於實驗室研究的階段。

2016年的時候，網絡上出現過一篇文章，其中有這樣寫到：

芯片的製造工藝常常用90nm、65nm、40nm、28nm、22nm、14nm來表示，比如Intel的六代酷睿系列CPU就採用Intel自家的14nm製造工藝。現在的CPU內集成了以億為單位的晶體管，這種晶體管由源極、漏極和位於他們之間的柵極所組成，電流從源極流入漏極，柵極則起到控制電流通斷的作用。而CPU上形成的互補氧化物金屬半導體場效應晶體管柵極的寬度，也被稱為柵長。柵長越短，則可以在相同尺寸的硅片上集成更多的晶體管——Intel曾經宣稱將柵長從130nm減小到90nm時，晶體管所佔得面積將減小一半；在芯片晶體管集成度相當的情況下，使用更先進的製造工藝，芯片的面積和功耗就越小，成本也越低。

柵長可以分為光刻柵長和實際柵長，光刻柵長則是由光刻技術所決定的。由於在光刻中光存在衍射現象以及芯片製造中還要經歷離子注入、蝕刻、等離子沖洗、熱處理等步驟，因此會導致光刻柵長和實際柵長不一致的情況。另外，同樣的製程工藝下，實際柵長也會不一樣，比如雖然三星也推出了14nm製程工藝的芯片，但其芯片的實際柵長和Intel的14nm製程芯片的實際柵長依然有一定差距。

前面說了縮短晶體管柵極的長度可以使CPU集成更多的晶體管或者有效減少晶體管的面積和功耗，並削減CPU的硅片成本。正是因此，CPU生產廠商不遺餘力地減小晶體管柵極寬度，以提高在單位面積上所集成的晶體管數量。不過這種做法也會使電子移動的距離縮短，容易導致晶體管內部電子自發通過晶體管通道的硅底板進行的從負極流向正極的運動，也就是漏電。而且隨著芯片中晶體管數量增加，原本僅數個原子層厚的二氧化硅絕緣層會變得更薄進而導致洩漏更多電子，隨後洩漏的電流又增加了芯片額外的功耗。

為了解決漏電問題，Intel、IBM等公司可謂八仙過海，各顯神通。比如Intel在其製造工藝中融合了高介電薄膜和金屬門集成電路以解決漏電問題；IBM開發出SOI技術——在在源極和漏極埋下一層強電介質膜來解決漏電問題；此外，還有鰭式場效電晶體技術——藉由增加絕緣層的表面積來增加電容值，降低漏電流以達到防止發生電子躍遷的目的......

上述做法在柵長大於7nm的時候一定程度上能有效解決漏電問題。不過，在採用現有芯片材料的基礎上，晶體管柵長一旦低於7nm，晶體管中的電子就很容易產生隧穿效應，為芯片的製造帶來巨大的挑戰。

我為科技狂

在現在的材料下，晶圓的工藝製程的極限是5nm。我們知道，這個工藝越先進，晶體管就越小，相同面積的芯片就可能塞進更多的晶體管了，理論上能芯片的性能和功耗都會得到改善。

但是，它也會有很多負面的作用，最主要的就是漏電流，隨著溝道長度（就是製程）的縮小，這個漏電流就越嚴重，製程帶來的好處基本上被這些負面作用抵消了，雖然像英特爾、IBM等採用了一些新的手段（如FinFet）去改善漏電流等問題，但它總是有個限度 的。

當製程達到5nm以下時，又有新的問題出現，這就是“量子隧穿效應”，所謂量子隧穿效應指的是電子能夠穿過它們本來無法通過的牆壁（如閘極）的現象，甚至會造成晶體管失控。

所以說，能不能達到1nm的製程？也不是不可以，那一定要新的材料，如碳納米管，但是目前以硅為材料的晶體管，我覺得不會出現1nm。

超能網

倒不是絕對做不到，以現在的激光蝕刻工藝是能夠做到的，無非就是殘次品多一些，但光把硬件做出來沒用啊，在晶體芯片領域，功耗、集成密度、時鐘頻率是三個相互依賴又相互矛盾的存在，集成密度低，電壓就要高，性能才上得去，集成密度高，電壓必須得低，否則會燒燬。拿CPU來說，那些3.6G、3.8G、4G甚之5G的高頻處理器幾乎都是40納米以上的，到現在22納米級別基本都在3G內，再高就沒法做到了，功耗也從以前44納米的220瓦、120瓦、95瓦，降到現在四五十瓦，它必須得降電壓，否則20幾納米那麼細的導體肯定承受不了而燒燬。你這個問題其實非常不專業，1納米工藝能不能做到？答案是肯定的，但1納米制程用多大電壓呢？恐怕10瓦都承受不了，即使能承受，10瓦功耗的芯片頻率得降到1G以內了，這樣以來這1納米將毫無意義，雖然集成度高了，核心容納大了，但你用它做什麼？開一百個窗口玩掃雷？

御龍舞

線寬會有限度的，不可能一直小下去，目前出於材料方面的問題，10幾納米已經非常困難，但是目前依然有向7納米以下製程邁進的趨勢。個人看法1納米在現有單晶硅上比較難以實現。未來的材料趨勢還是要看各大實驗室的研究結果。可能的研究方向為單層類似石墨烯的單一元素構成極薄材料。

leopulod2

小尺寸芯片未來恐怕也沒有市場的，當連接了雲端高級別的運算能力設備後，終端只要具備強大通信能力即可，這也是現在許多芯片大廠減少了資本支出的原因，通信能力才是未來終端設備的靚點，而不是超強悍或微型化的芯片運算能力。所以假設1nm的製程真的可實現，如果沒有機會用上個人終端設備，那也不可能有廠商去發展，因為不具備規模。

鍾馗抓鬼

目前達不到，不是因為工藝，而是量子隧穿效應。說白了，在宏觀上我們認為是密封絕緣的物質，在微觀上，其實和篩子一樣佈滿孔洞。除非是中子星那樣的超固態，否則原子核和原子核之間的空間，幾乎媲美地球和太陽了。計算機的本質就是在介質上鐫刻通道和開關，讓電子沿著設計好的道路流動。而當工藝進步到個位數納米後，由於原子本身的沙漏效應，已經無法堵住比它自己更小的電子了，自然計算機就算不起來了

水天一色20079409

個人覺得50年內不會出現1納米工藝，製造成本和實際意義都不大。以後硬件主要在雲計算、量子計算、光子計算、DNA計算等方面發展。一段時間內會對計算芯片結構重新設計，其他輔助硬件進行拓撲結構、性能等方面更新，出現大量專業性領域的計算芯片。同時對軟件深度改造、加大算法研究。二進制到多進制更替等。一系列手段加速運算能力發展。

木森60322604

電子的直徑約是0.0068261納米，當工藝達到一納米的時候，每個通道僅能夠幾個電子通過，這時候量子效應起主要作用。由於量子隧道效應的影響，電子能夠隨機躍遷，直接影響到晶圓的效率。按照現在的物理理論，是不能去除量子隧道效應的影響，因此傳統芯片製造工藝基本走到了盡頭。

三分鐘看科技

我是外行，但光刻技術的壁壘和電子的遂穿導致想在5nm以下生產難度極大。雖然各種介質，新材料及技術能一定成度上讓不可能變成理論可能。但所花費的物力，材力，是不可同日而語的。螺旋槳的飛機變成了渦扇，渦扇又變成了渦噴，周邊技術的成熟，導致了原本工藝的改進甚至淘汰。量子計算是一個方向，也是可能會有其他的的方向產生。人類從來沒有被一條路堵死過。船到橋頭自然直，變革已經不遠！

關鍵字: 文化 放送 製程