完整的TOP-DOWN设计流程如图1.2所示，TOP-DOWN设计从总体行为设计、寄存器传输（RTL）级描述，经过逻辑综合得到网表，最终得到物理实现为止。四个阶段都要分别进行仿真，即行为级仿真、RTL仿真、门级仿真和后仿真。四级仿真贯穿系统硬件设计全过程。上一阶段的仿真结果为下一阶段的仿真提供有用信息。因此，在系统设计早期就能发现设计中存在的问题，并尽可能在早期设计阶段就解决这些问题。这是TOP-DOWN设计方法的突出特点之一。
图1.2 TOP-DOWN 设计流程
进行一项新的电路与系统设计，设计伊始，极有可能在行为级仿真时就不能通过，这说明设计者对所要设计的电路与系统的功能理解有误，必须重新认识该电路与系统。经反复修改、调试，直到行为级仿真通过，验证了设计者对电路与系统的认识的正确性。此后，RTL级仿真可能通不过，此时，问题只可能出现在对信号流向、时序的认识方面，而不用再怀疑对系统的认识是否正确。同理，此后若门级仿真通不过，则只需查看与门级延时等相关的问题。最后，后仿真通不过时，只排查寄生参数带来的延时问题即可。
这正是自顶向下设计与自底向上设计的不同之处。可以想象，当采用自底向上设计时，所面临的问题将包括：对系统的认识、信号流走向、时序问题、门级延时、寄生参数等所有问题。当电路与系统变得越来越复杂时，这些问题的解决会变得十分困难，甚至无法解决。这正是自顶向下设计方法日益成为主流设计方法的重要原因。
TOP-DOWN设计的特点之二是自动化。如在上述TOP-DOWN设计的第三阶段，由EDA工具自动完成综合。又如在上述TOP-DOWN设计的第四阶段，由EDA工具自动烧录FPGA/CPLD或进行自动布局布线产生集成电路版图。现代的EDA设计一般均采用了如上所述的TOP-DOWN设计方法。TOP-DOWN设计方法的特点和优势其实直接体现于其设计步骤中。
閱讀更多 時氪分享 的文章
