共模電感設計
選擇共模濾波電感規格不是一件困難和令人困惑的事情。用一個標準濾波器平面圖可以用來實現一個相對簡單直接的設計過程。預設的平面模型濾波器元件參數很容易被修改，從而，達到符合設計要求。
常規共模電感
線性濾波器防止過度的噪聲從AC線傳導到正在工作的電子設備。通常AC線為防護的重點。
圖示-1所示，共模濾波器與AC線之間接阻抗匹配電路，後面再接開關變換器。共模噪聲（大地為參考在兩根線上同時產生的噪聲大小相等方向相同）的方向是從負載流向濾波器，流向兩條AC線上的共模噪聲已經被充分地衰減了。其結果是從濾波器輸出到AC線的共模噪聲經過阻抗匹配電路衰減得非常微弱了。
共模濾波器的設計本質上是設計兩個相同的差分濾波器， 每個分別作用於同一個磁心，兩邊耦合的是兩個極性一致的電感。對於一個差分輸入電流(從(A)到(B)通過L1和從(B)到(A)通過L2)，兩電感間的磁通（大小相等方向相反）耦合為零。
任何電感通過差模信號時，兩個扼流圈未能耦合。它們作為獨立的元件，只有漏感響應差模信號：這個漏感會衰減差模信號。
當電感L1和L2，通過相對於大地方向相同的完全一樣的信號（共模型號），每個扼流圈在同一個磁心上出力的是非零磁通。對於共模信號電感作為獨立的元件運行相互間產生互感：互感的作用使共模信號變弱。
第一階濾波器
最簡單、最昂貴的濾波器設計是一階濾波器。這種類型的濾波器採用單一的電抗結構存儲某一頻率段的能量，使這些能量未能傳遞出去。就一個低通共模濾波器來說，一個共模電感的電抗元件會被採用。
所要求扼流圈的電感量可以簡單地採取負載電阻除以衰減頻率（包含以上頻率）的角頻率。譬如，要衰減4000Hz以上的頻率到50Ω的負載裡面需要一個1.99mH(50/ (2π×4000) )的電感。由此產生共模濾波器結構如圖示-3：
在4000Hz的衰減將是3dB，並以6dB每倍頻程增加。因為主要的電感依賴的一階濾波器，實際變化中，扼流圈電感是必須被考慮的。例如，正常電感測量誤差為±20%，那個在4000Hz頻率名義上的3dB，實際衰減得頻率範圍從3332Hz到4999Hz。這是共模電感的典型電感值被指定的一個最低要求，從而保證這個交叉頻率不被改變太高。然而，一些情況應該觀察到選擇扼流圈作一階低通濾波器可能限制阻塞一些有用的衰減，因為用了一個較高於典型值或極小值的電感。
二階濾波器
一個二階濾波器使用了兩個電抗部分。比第一階濾波器有兩個優勢：⑴理論上，在截點頻率以後，一個二階濾波器有12dB每倍頻程（4倍於一階濾波器）的衰減量。⑵在電感諧振頻率以上提供了更大的衰減。（參見圖示-4）
圖示分析一個二階（兩極）共模低通濾波器
設計一個二階濾波器需要更多的關心和分析比一階濾波器獲得一個合適的拐角頻率。但是正如與前面所述，在更高的頻率則極少的被關注。其中的一個關鍵因素高階濾波器運行在拐角頻率是衰減特性。假設緊密耦合的濾波器元件和合理耦合的扼流圈本身（理想的條件），拐角頻率附件增益可能非常大（幾個dB）。此外，這個時間響應將是緩慢和振盪的。另一方面，在交叉點增益衰減可能比前面推測的3dB還小。提供一個良好的瞬態響應，但頻率響應接近和低於拐角頻率可能會低於最佳的0dB平面。在設計一個二階濾波器，用阻尼因子（通常所指的希臘字母澤塔（ζ））將拐角頻率增益和濾波器響應時間兩者作圖描述。如圖示-5所示，增益與頻率不同的值的阻尼因子的歸一化圖。
隨著阻尼因子變小，拐角頻率的增益會很大，理想的為0dB平面，阻尼因子會導致增益無限增大。實際使用的元件固有的寄生現象減少了期望達到的理想元件的增益。但是截止的頻率響應，在臨界截點的幾個倍頻程之內是依然有效的一個理想濾波器參數函數（即：頻率、電容值、電感值、電阻）。
對於某些類型的濾波器，設計和阻尼特性可能需要維護來滿足特定的性能要求。不管怎樣，對於許多實際線路的濾波器，一個阻尼係數約為1或更大和截止頻率大約在1倍頻程以內的理論計算應該能提供相匹配的濾波器。
下面是一個例子，一個二階低通濾波器的設計：
⑴ 識別要求的截止頻率：
在這個例子，假設有一個開關電源（用於設備包括UL478），其預定的應用在60KHz實際值為24dB噪聲比是允許的。對於一個二階濾波器（12dB/倍頻程頻率響應下降）所需的拐角頻率是15KHz。
⑵ 在截止頻率確定負載電阻：假設RL=50Ω
⑶ 選擇所需的阻尼係數：
在拐角頻率，選擇一個最低的0.707阻尼係數將提供3dB的衰減，同時濾波器振盪被很好的控制。
⑷ 計算所需的元件值：
⑸ 選擇實際可用的元件值：
C=0.05uF（最大的標準電容器值將滿足洩漏電流要求UL478/CSA C22.2NO.1：從設計減少了300%）
L=2.1mH(比設計值約大於300%彌補減少或電容值：Coilcraft標準部分#E3493-A)
⑹ 計算實際頻率、阻尼係數和衰減量選擇元件值：
圖示濾波器元件參數最後計算的結果是：L=2.1mH；C=0.05mF；RL=50Ω。
注意：阻尼因子大於1可能會引起較低的頻率高得令人無法接受的衰減，而一個阻尼係數遠低於0.707可能會導致非正常振盪和濾波器本身可能會產生噪音。
三階濾波器
一個三階濾波器理想情況下在截點頻率產生18dB/倍頻程以上的衰減量（或截點如果三個拐角頻率不同步）。這是高階濾波器顯著的積極方面的特點。主要的缺點是現在需要三個電抗部分元件增加了成本。高於三階濾波器通常成本上不划算。
圖示分析一個三階濾波器（三極點）低通濾波器
式中ω1,ω2,ω4出現在相同的-3dB頻率的ω0
設計一個普通濾波器是很容易完成的，使用標準的陣列如巴特沃斯（最大地）陣列。圖示-6所示，對於一個三階低通濾波器巴特沃斯陣列的一般的分析和元件組成分析。巴特沃斯陣列提供一個固有的ζ為0.707和在交叉頻率點具有-3dB的衰減量。對於首個三階低通濾波器巴特沃斯陣列，參見圖示-7.
一個濾波器的設計不需要精確地遵守巴特沃斯陣列（儘管這種陣列為設計提供了一個號的依據）。此外，因為電子設備洩漏電流的限制（因而限制了對地濾波電容的數量）。通常必須要求對陣列調整，但是大家執行起來非常簡單，如下所示：
⑴ 首先設計一個二階的低通濾波器，使阻尼係數ζ≥0.5
⑵ 添加一個第三極（所需的拐角頻率）在二階濾波器與負載噪聲之間串聯一個電感：L=R/(2πfc)
這個fc就是拐角頻率。
計算過程
下面的示例所確定的是三階濾波器組件的元件值（與前面二階濾波器設計的例子條件相同）。
⑴ 列出所需的拐角頻率，負載電阻：
fc=15000Hz RL=50Ω
⑵ 設計一個二階濾波器取ζ=0.5（參見上文二階的例子）
⑶ 設計第三極:RL/(2πfc)=L2
50/(2π15000)=0.531mH
⑷ 選擇可用的元件檢查選取的截止頻率和衰減量：
L2=0.508mH (Coilcraft #E3506-A)
fn=R/(2πL1)=15665Hz
在60KHz的衰減量：24dB(二階濾波器)+2.9倍頻程×6=41.4dB.
⑸ 圖示-6所示濾波配置元件計算結果是：
L1=2.1mH L2=0.508mH RL=50Ω
小結
特定濾波器陣列可能通過調控傳遞函數係數（元件參數值）獲得一個濾波器的一個特定阻尼係數。
一個詳細的設計過程可以利用標準的濾波器陣列，消除需要計算與阻尼因子相關的臨界因素。線路濾波器，以它們獨特的需要，然而非關鍵特性，很容易設計一個允許最低的阻尼因子。
標準的濾波陣列認為理想的濾波元件，其並不一定有效。特別是在更高頻率。
閱讀更多 愛咖邦 的文章
