锁存器---对脉冲电平敏感，在时钟脉冲的电平作用下改变状态
触发器---对脉冲边沿敏感，其状态只在时钟脉冲的上升沿或下降沿的瞬间改变
"触发器" 泛指一类电路结构, 它可以由触发信号 (如: 时钟, 置位, 复位等) 改变输出状态, 并保持这个状态直到下一个或另一个触发信号来到时, 触发信号可以用电平或边沿操作. 锁存器是触发器的一种应用类型. 在 CMOS 电路中典型的锁存器 (LATCH) 是由两个反相器和两个数据开关组成, 其中输入数据开关在闸门 (GATE) 电平操作下开启送入数据. 当闸门关闭后, 另一个数据开关开启, 使两个反相器的串联闭合, 形成 RS 触发器类型的正反馈电路, 数据保持在这个 RS 触发器中, 以达到锁存的目的, 直到下一个闸门周期.
由两个这样的锁存器可以级联成主从结构, 并执行互补的操作. 即前一个送入数据时, 后一个保持先前的数据, 而前一个锁存数据时, 后一个送入这个新数据到输出端. 形成一个边沿触发的 D 触发器, 而闸门控制信号成为触发器的时钟. 也可以认为 D 触发器是用时钟边沿锁存数据的, 但习惯上不称其为锁存器 LATCH.
在 CMOS 芯片内部经常使用锁存器, 但是在 PCB 板级结构上, 建议用触发器在时钟边沿上锁存数据. 这是因为在锁存器闸门开启期间数据的变化会直接反映到输出端, 所以要注意控制闸门信号的脉冲宽度. 而对于触发器, 只考虑时钟的边沿.
分享到:
閱讀更多 玩轉電子技術設計 的文章
