相比IC设计和制造等环节，我国封测行业技术壁垒和国际限制较少，在近几年三大封测厂对国际先进封测企业的并购引进，以及旺盛的市场需求加持下，整体封测行业水平得到了快速提升和发展。
中国半导体协会的数据显示，2019年，大陆封测企业数量已经超过了120家，市场规模从2012年的1034亿元，增长至2018年的2196亿元，复合增速为13.38%，增速低于集成电路整体增速。2019年前三季度，我国集成电路封测收入为1607亿元，预测全年收入为2494.5亿元。国内封装市场已经形成了长电科技、华天科技、通富微电三足鼎立的格局。
看到这些数据，欣喜于封测环节在半导体产业中的亮眼成绩，如果以为我国封测行业已经接近或赶超海外竞争对手，那就大错特错了。事实上，在高端封测领域，我们的差距仍十分明显；在先进封测领域，我们的差距在不断扩大。
真相之一：高端封测领域，国产厂商做不了“高端产品”
目前，全球半导体封装的主流正处在第三阶段的成熟期，Flip-Chip、QFN、BGA和WLCSP等主要封装技术进行大规模生产，部分产品已开始在向第四阶段发展。
SiP和3D IC是封装未来重要的发展趋势，但鉴于目前多芯片系统级封装技术及3D IC封装技术难度较大、成本较高，倒装技术和芯片尺寸封装仍是现阶段业界应用的主要技术。“高端封测一般封测厂都做不了，台积电、三星、英特尔都是自己玩，这是所谓中国封测行业最接近海外竞争对手的真相。”曾在国内三大封测厂担任过高管的王为指出。
诚然，长电、通富微电和华天各自通过对星科金朋，AMD苏州、槟城封测厂，Unisem、FCI／迈克光电、纪元微科的并购，迈入了高端封测的门槛。通过并购，长电科技营收规模跃居为全球第三，产品线也正式走向国际先进工艺的阵列，全线拥有Flip-Chip、Bumping等高端封装技术以及Fan-In、Fan-Out、SiP等先进封装产能；通富微电收购AMD中国持有的苏州、槟城工厂，引入了这两个工厂的先进倒装芯片封测技术，可提供包括Bumping、WLCSP、FC、BGA、SiP等先进封装技术；华天对Unisem、FCI等的并购，在获取大量优质国际大厂订单的同时，也完善了Bumping、SiP、Flip-Chip、MEMS等先进封装技术的布局。
王为指出，尽管国内封测厂号称已具备了诸多高端封测技术，但实际上在同一封测技术上，与海外厂商的差距仍然十分明显。他解释，
以目前最为主流的先进封装技术Flip-Chip为例，2018年该技术占先进封装市场的81%，国内三大封测厂均能提供，但是在大型FPGA等高端产品上，国内封测厂就做不了。台湾国立高雄大学电机工程学系教授兼“先进构装整合技术中心（APITC）”主任吴松茂对集微网记者表示，大陆如今可能还没有真正正视封装技术将带来的效应，没有技术积累，绝大部分精力仍聚焦在晶圆端。“然而晶圆端的目光已经逐渐从晶圆端制造向上游走到设计端，但是大陆一直还是把封装测试当做后段环节来看待。在封装制程、封装设计分析及系统化等方面，甚至可以说还在婴儿阶段。”他指出，“台积电十年磨一剑，早在2005年就开始有计划地学习封装测试的关键技术，才有了后来的InFO。而大陆的半导体业界，还觉得封测是小事。一旦将来集成电路走向系统高度整合，差距将会很明显。”
真相之二：先进封装差距逐渐扩大
随着摩尔定律演进遇到瓶颈，半导体工艺逼近物理极限，这带来了两方面的影响。首先，新节点工艺良率普遍偏低，导致成品芯片成本大幅上扬；其次新工艺研发门槛太高，目前仅台积电和三星在继续前进，就连英特尔都卡在10纳米多年。
尽管半导体工艺特征尺寸继续缩小越来越困难，但是芯片研发不可能停滞不前，就只能另辟蹊径再推动芯片性能的提升，这就是先进封装。
目前的高端封装技术包含了单芯片封装和多芯片集成的创新两大方面。主要包括：以提高芯片有效面积的芯片尺寸封装(CSP)；以减少制造环节和提高生产效率的晶圆级封装(WLP)；以提高电路拓展芯片规模和扩展电路功能的多芯片三维立体封装(3D IC)；以提高集成度及开发成本的系统级封装(SiP)。
吴松茂指出，系统级封装发展到现在，Fan-Out、WLP等扇出型封装而言，如果要进一步系统集成化，芯片挑拣、对位准度、RDL制程及线路复杂度会进一步提升，结构与线路布局复杂及其带来的热、电、应力效应衰减等等将形成技术门槛。另外，芯片上市时间、基于成本考量的模组化程度、模组设计、模组效能设计验证等方面，都需要半导体产业链垂直整合。“未来不具终端系统应用和系统整合能力的厂商，不论芯片设计公司、晶圆代工厂，或是封测厂商等，将非常难以切入SiP的主导地位。”他表示，“而具备系统化SoC、SiP设计与验证能力的新型产业模式将兴起，否则将只能成为高资金密集、低成本效益的代工厂 。”
因此，先进封装技术越来越依赖于先进制造工艺，越来越依赖于设计与制造企业之间的紧密合作，因此，具有前道工艺的代工厂或IDM企业在先进封装技术研发与产业化方面具有技术、人才和资源优势，利用前道技术的封装技术逐渐显现。
这也就是上文中提到的，台积电、三星、英特尔纷纷涉足封测领域。台积电在InFO、CoWoS等技术上的巨大成功推动制造业、封测业以及基板企业投入了大量人力物力开展三维扇出技术的创新研发；英特尔近年来也开始发力EMIB、Foveros等先进封装技术，更在去年力推Chiplet概念。
“封测厂（OSAT）和晶圆厂在封测领域渐渐有重叠，但各有利基市场。例如台积电InFO其实就是日月光的Fan-Out WLCSP，台积电有更好的设备投入及上游晶圆制造的加持，在先进封装市场上占有优势。而日月光有相通的封装，具备异质整合及系统终端产品整合设计能力，所以会往产品端走。”吴松茂表示。
反观大陆晶圆代工和封测领域，目前仅中芯国际和长电在这方面展开了合作。
真相之三：Chiplet来袭，中国玩家参与否？
去年以来，Chiplet（芯粒）的曝光率越来越高，其核心概念是把多个“小芯片”通过先进封装技术和高带宽连接技术集成到一起，让芯片性能够持续提升的同时保持成本的可控性，英特尔、AMD都是这一概念的主要推手。在今年的半导体芯片行业顶级会议ISSCC 2020上，先进封装，包括Chiplet的广泛应用开始成为重要趋势，各大公司已经推出112gbps超高速芯片互联，助力Chiplet模式。
知乎网友“李一雷”指出，原来必须使用单一工艺制造的大SoC一旦拆解为多个小Chiplet，那么设计的灵活度就高了很多。首先，每个Chiplet根据其包含的模块可以用不同的制程设计制造，高性能处理器核心可以用最先进的半导体节点，而I/O、Analog／RF等部分可以使用较为成熟的工艺去设计制造，这样一来比起全部用最先进半导体工艺的成本就大大下降了。其次，使用最先进半导体工艺设计制造的Chiplet的面积也会比起一整个SoC小很多，那么其良率也会大大提升（因为随着芯片面积上升，良率会随之下降）。
一位台积电前技术主管李弘对集微网记者表示，Chiplet这个先进封装的技术难度远远低于（先进制程的）芯片，挑战在于需要整体的生态环境支持，在国外仅有几家巨头的能力能够实现 。“在国内，需要上下游厂商一起，同心协力设定自己的标准，建立自己的平台，成为一个完整的生态环境，以打群战的方式来对抗国外大厂。”他指出，“在这其中，标准和平台的建立，是最难的部分，必须大家通力合作，不是单一或少数厂家就可以做到的。”
吴松茂认为，Chiplet的困难之处在于，需要高度整合各方面的技术，除非IC design house，或是IDM整合商，且需同时具备系统设计，热传导、材料间整合及应力等能力，而这样的厂商并不多。此外，人才也是一个重点，需要懂系统，懂设计应用，要会整合热、电、应力及材料间关系。以功能为主的设计导向人才，重视产品的使用体验才是重点。
在他看来，相比先进封装，大陆发展先进制程会容易一些。“但大陆从山寨机发展到现在，也积累了很多系统封装方面的经验，如果把这些经验复制到先进封装，会少走很多弯路。”他说，“首先，大陆的IC设计要起来，而且是单芯片系统设计SoC，把系统端的概念应用在封测，重新积累经验。此外，对于整合设计及高线路整合PCB板的设计技术要建立，最后是系统整合、电源整合设计分析等。”
李弘强调，摩尔定律几乎停滞，虽然技术仍在创新，但是没有以前那么快，这就给了国内厂商机会，Chiplet会是一个新的起跑线。不过李一雷认为，在商业模式上，Chiplet有可能取代目前的IP授权，未来，是否会成为继Fabless兴起、IP授权模式+SoC之后的第三次半导体行业模式转折，可以拭目以待。
“我反而认为类载板技术整合SiP会有机会。”吴松茂表示，“另外，日月光等一直在重点研究系统级封装测试、天线整合与封装（AiP），他们在整合制造、测试端的研发步调，朝毫米波封测技术前进。我们团队此前都在忙日月光跟一些系统厂商的设计分析，以及未来5G手机内会用到的软板材料验证，比如MPI、LCP等封装内对于芯片辐射干扰的隔绝材料，系统整合测试需要的载板，probe card、Burn-in board等。这些产业聚落，大陆现在应该还很少。”
（应受访者要求，文中王为、李弘皆为化名。）
（校对/范蓉）
閱讀更多 半導體投資聯盟 的文章
