大家好，博主最近有事忙了幾天，沒有更新，今天正式回來了。那麼又到了每日學習的時間了，今天咱們來聊一聊 簡談FPGA的上電覆位，歡迎大家一起交流學習。
在基於verilog的FPGA設計中，我們常常可以看到以下形式的進程：
信號rst_n用來對進程中所用變量的初始化，這個復位信號是十分重要的，如果沒有復位，會導致一些寄存器的初始值變得未知，如果此時FPGA就開始工作的話，極易導致錯誤。
那麼，這個復位信號來自何處？難道我們做好的系統，每次上電後都要手動按一下reset按鈕麼？
答案是否定的！這個復位信號其實是由特定的程序來產生的，系統每次上電，都會由該程序產生一個復位信號，從而避免了手動復位。
在網上找了多種方案，覺得只有這個程序比較簡單實用，轉來如下：
說明：
1.第一個進程用來延時，當上電後，延時100ms，以保證FPGA內部達到穩定狀態；此時sys_rst_n始終為0，也就是系統時鐘處於復位狀態中；
2.當100ms延時結束後，sys_rst_n與系統時鐘同步釋放，即sys_rst_n拉高，復位結束，系統開始正常工作。
今天就聊到這裡，各位，加油。
《2018第四屆中國硬件創新大賽華南分賽區（深圳站）決賽》
強強對決！爭奪高交會全國總決賽入場券！
活動地點：深圳市福田區名堂·微谷眾創社區路演廳
報名請掃描下方二維碼↓
分享到:
閱讀更多 電子發燒友網 的文章
