不知道這個粉絲是要考數電還是......然後問了兩次讓我出教程，所以我就選了一個好理解的解釋下內存硬件是如何實現地址讀取寫入的，幸虧我沒學硬件,就很難....因為內存是儲存器一種，所以就放在內存這裡了。
儲存器結構
舉例一種常用存儲器芯片Intel2114SRAM，該存儲芯片是1Kx4位(即1024字單元A0-A10，每字4位，表示2^6 * 2^6=64X64，所以要64行64列，所以行就要用6條線，列向量10-6=4條線，這個一定要理解！！！！)，採用三態控制，4位共用數據輸入／輸出端。
RAM2114邏輯引腳框圖
- 行向有64行即64條行線，用行地址線A3～A8經譯碼驅動去選擇，(這裡是A3A4A5A6A7A8，6個地址線可以表示2^6=64種結果)。
- 列向有64列，每列有2根線（兼數據線）；列向分16組，4列/組，用列地址線A0、A1、A2、A9，這裡A0A1A2A9一種有2^4=16種輸出Y0Y1Y2...Y15，每個Y控制4個列，一共16X4=64條列（下面我畫了圖）。1字節的存儲體要二塊（一字節對應2^8=128,128/2=64，所以要兩塊），2字節的存儲體要四塊。
- 數據端I/O1～I/O2是雙向三態輸入輸出端，受CS（片選命令）和WE（讀/寫命令）控制 =0寫；=1讀（三態緩衝器（Three-state buffer），又稱為三態門、三態驅動器，其三態輸出受到使能輸出端的控制，當使能輸出有效時，器件實現正常邏輯狀態輸出（邏輯0、邏輯1），當使能輸入無效時，輸出處於高阻狀態，即等效於與所連的電路斷開。）
- VCC=（+5V）工作
RAM2114內部結構框圖
I/O和譯碼器拆解開的圖
擴展知識--存儲器和CPU的連接
CPU與EPROM、SRAM的連接
- EPROM和RAM採用16×8位組成。
- 直接與CPU連接，CPU存儲控制信號為MREO、RD、WE。
- CPU數據總線是雙向總線；其中：A13～A0為地址總線與存儲芯片地址線A13～A0相連。A15、A14經譯碼（2：4）後在MREQ控制下輸出CS0～CS3（片選）分別選中四個存儲芯片。
- EPROM的存儲控制端是：CE（片選取）和OE（數據輸出端）
- RAM的存儲控制端是：CS（片選取）和WR（讀寫控制端）
- 4塊芯片的存儲空間分配： 第一個0000H~3FFFH;第二個4000~7FFFH;第三個8000H~BFFFH;第四個C000H~FFFFH （A0-A13,即14根地址線 就是2^2 * 2^4 * 2^4 * 2^4,所以是4000H）
存儲系統設計例題
3線-8線譯碼器74138及門電路組成的組合邏輯電路如下圖所示，其中，輸入信號A7～A0為地址線，試寫出譯碼器各輸出端有效時對應的地址。
譯碼器74138邏輯電路
這題A0-A2確定Y0-Y7，然後A3-A7負責控制。
分享到:
