在火控系統中，各設備分機節點之間需要進行大量的數據交換，系統內某個分機需要在特定時刻接收外部的數據，並進行數據解算，在特定的時刻將解算後的數據發給系統內其他分機，從而完成某些特定的功能，要求系統內各分機在特定時刻發送或接收的每個數據包均被對方在特定的時刻接收或發送，因此係統需要對各分機接收或發送數據的時刻進行統一，具體的實現方法是系統向各分設備發送統一的時間間隔脈衝信號(即：時統信號)，各分機採用總線中斷方式響應時統信號，完成相應的收發數據操作。因此要求時統信號具有較高的精度和可靠度，並具備較強的抗干擾能力。
時統信號作為一種非常重要的“心跳”信號在火控系統中發揮重要作用，為了實現本系統和上級系統之間的數據收發時刻，還需要本系統的時統信號和上級時統信號(一般是1 pps秒脈衝信號)完全同步，以達到整個大系統的時統信號完全同步的目的。傳統的時統信號是用數十個二進制計數器IC對晶體時鐘源進行計數分頻和邏輯組合，從而產生不同週期的脈衝信號，要實現本系統的時統信號(一般是20 ms)與上級系統的1 pps秒脈衝信號需要大量的計算器IC，非常複雜，佔用的PCB板面積大，且電路一旦確定，就無法對時統信號的脈衝寬度、脈衝週期、脈衝時延等參數進行二次修改，採用傳統的計數器IC方法具有很強的侷限性，電路複雜，修改困難，佔用板幅空間大，通用性差。
採用複雜可編程邏輯器件CPLD可容易解決內、外時統時序同步、脈衝寬度可調、週期可變及多路同步分發等問題，具有電路簡單、編程靈活、控制精度高、週期準、可靠性高等特點。
1 組成
為滿足不同系統的不同要求，需要一塊通用的時統信號板來完成不同的功能，該時統信號板應具備以下幾方面功能：
(1)能接收、產生統一的時統信號，並將該信號轉發給系統各分機設備；
(2)具有時序延遲功能，能將某一路時統信號在時序上延遲一定時間(相對時間間隔)後提供給各分機設備；
(3)具有脈寬調整功能，能調整時統信號的脈衝寬度；
(4)能自動檢測和同步外時統秒脈衝(1 pps)信號，如果有秒脈衝信號，則產生以秒脈衝信號同步的不同週期的時統信號。
通用時統信號板由時統檢測模塊、外時統同步及時序延時模塊、時統分發模塊及差分發送模塊組成。組成原理見圖1。
2 外時統信號檢測
在火控系統中，外時統信號一般為上級系統給火控系統下發的RS422A差分秒脈衝信號，週期1 s，脈衝寬度一般為10 ms～50 ms之間，採用屏蔽雙絞線傳輸，為了實現火控系統和上級系統的時統信號時序同步，便於火控系統接收上級系統的戰術數據，因而火控系統需要對上級系統下發的秒脈衝信號進行檢測、接收處理。
外時統信號檢測有兩種檢測方法，即：單穩IC硬件檢測和CPLD時序邏輯檢測。
2.1 外時統信號接收
外時統信號一般為符合RS422差分特性的脈衝信號，為消除脈衝信號在長線傳輸中形成的噪聲及反射干擾信號，需要在電路接收端加接終端負載電阻(Rt)，終端負載電阻的阻值約等於傳輸電纜的阻抗，同時負載電阻還起到取樣電阻的作用，它將發送器的電流輸出轉變為電壓信號，通常情況下，Rt取100 Ω～120 Ω，為提高電路的抗干擾能力和可靠性，降低長距離傳輸帶來的信號干擾，電路中R1、R
3為上拉偏置電阻，R2為下拉偏置電阻(一般取2.2 kΩ)，V1、V2為TVS瞬變抑制二極管，其電路原理見圖2。 2.2 單穩IC硬件檢測
硬件檢測主要是利用單穩態輸出集成電路54LS123作為檢測芯片，檢測外時統信號，工作原理為：當輸入端輸入一個脈衝信號(上升沿觸發)時，利用芯片配置的定時電阻(Rt)、電容(Cext)自動調整該脈衝的脈衝寬度，輸出端輸出一個和輸入信號上升沿同步的大脈衝寬度(tw)信號，脈衝寬度可以通過設置定時電阻(Rt)、電容(Cext)的大小來確定，當外時統脈衝週期小於設定的脈衝寬度（為了提高可靠性，一般取檢測脈衝週期的1.5倍）時，芯片輸出為一個穩態的高電平“1”，若外時統中斷，則輸出端會延遲0.5個時鐘週期（外時統）後輸出穩態的低電平“0”，從而實現對外時統脈衝信號的檢測。
根據單穩態工作原理，只要芯片輸出的脈衝寬度大於1個輸入脈衝(外時統週期)的週期，就能實現對外時統的檢測，當Cext>1 000 pF時，其定時電阻的大小可以根據以下公式計算：
為了提高檢測的可靠性，一般tw取1.5個外時統週期T，假定外時統脈衝週期T=1 s，Cext＝22 μF，則由式(2)得：
只需選擇一隻15 kΩ電阻，匹配22 μF電容，就能實現對1 s脈衝信號的檢測，其電路原理見圖3。
2.3 CPLD邏輯編程檢測
利用可編程邏輯器件(CPLD)通過邏輯編程來實現，邏輯模塊由時鐘倍頻器(2clk)、D觸發器、脈衝發生器(mccs)3個子模塊組成，當有外時統信號輸入時(WST_INPUT)，模塊輸出端(JC_OUTPUT)輸出為高電平，當外時統輸入信號中斷時，則輸出端將會延遲0.1～0.5個外時統週期後輸出低電平“0”。
假設需要檢測的外時統週期T為1 s，當D觸發器輸入端檢測到外時統信號時(上升沿觸發)，則輸出一個高電平“1”，將該信號作為脈衝發生器(mccs)的使能信號，同時將外時統信號經時鐘倍頻器處理後作為脈衝發生器的“置數”信號，脈衝發生器的輸出信號作為D觸發器的輸入清零信號，在本地時鐘的驅動下，脈衝發生器開始工作，只要脈衝發生器產生的觸發脈衝週期Tf大於外時統週期T，脈衝發生器不會產生觸發脈衝，D觸發器的輸出信號就能保持為高電平，否則，輸出為低電平，從而實現對外時統信號的檢測，電路圖見圖4。
3 外時統信號同步及延時
3.1 計算器分頻計算
採用計數分頻原理實現對脈衝信號進行同步、調整週期、調整脈衝佔空比等脈衝信號處理，其核心是採用二進制計數器計算分頻，計算方法如下。由：
其中T為計數週期，n為計數器計數值，f為時鐘頻率。一般情況，本地時鐘頻率f=10 MHz，若需要產生20 ms的脈衝信號(即：T=20 ms)，則根據式(5)得：
n=fT=10 000 000×0.02=200 000
n=200 000，轉換成十六進制為“30D40”，需5個16位二進制計數器級聯後才能實現。
3.2 外時統同步延時
利用本地高精度時鐘將外時統脈衝信號的脈衝寬度調整為2個時鐘源週期，形成同步脈衝信號，該脈衝信號和原外時統脈衝信號在時序上完全一致，只是脈衝寬度不同而已。這樣將同步脈衝信號作為二進制計數器(74LS163)的“LD”置數信號，並將計數器的進位端(RCO)輸出信號反向後作為計數器的使能信號，這樣計數器工作後所產生的新的脈衝信號在時序上和原脈衝信號完全同步，同時可以通過計數器設置時序延遲時間，通過修改計數器的參數可實現不同時序間隔的延遲，其時序延遲誤差≤1.5個時鐘週期，如果板上的時鐘源頻率越高、越穩定，那麼時序延遲後的脈衝信號的誤差精度就越高，時序延遲原理見圖5，同步延時後的脈衝信號見圖6（圖中通道“1”信號為原脈衝信號，通道“2”信號為相對原脈衝信號時序延遲10 ms後脈衝信號）。
3.3 脈衝佔空比調整
脈衝佔空比（即：脈衝寬度）調整，利用本地高精度時鐘、二進制計數器和D觸發器就能實現對脈衝信號的脈衝寬度調整，通過設置計數器的計數值就能實現不同脈衝的寬度，將脈衝信號輸入D觸發器的觸發端，將D觸發器的輸出端接入計數器的計數使能端，計數器的輸出端通過“非門”反向後接入D觸發器的清零端，這樣當脈衝信號輸入D觸發器後，在D觸發器輸出端輸出的信號就是脈衝寬度調整後的脈衝，其時序和原脈衝信號完全同步，只是脈衝寬度發生變化，其原理圖見圖7，波形仿真見圖8。
圖8中，“MC-INPUT”為輸入的原始脈衝，“MC-OUTPUT”為脈衝寬度調整後的脈衝，其週期和頻率和原始脈衝完全一樣，“CLK”為本地高精度時鐘。
4 時統差分發送
在火控系統中，由於各分設備間隔相對較遠，為了降低傳輸線路的干擾，確保信號可靠傳輸到各分機設備上，需要將信號轉換為符合RS422差分特性的脈衝信號，再採用雙絞差分傳輸電纜進行長線傳輸，為提高電路的抗干擾能力和可靠性，降低長距離傳輸帶來的信號干擾，需在差分電路輸出端的“+”、“-”極上分別配置TVS瞬變抑制二極管，其電路見圖9。
5 誤差分析
採用單穩IC硬件電路檢測外時統的檢測誤差主要由電阻Rt和電容Cext決定。為了提高檢測精度，可以根據外時統的週期，理論計算出電阻、電容的大小，但實際上很難找到和理論值相同的電阻、電容，同時，即使找到，由於電阻、電容和IC組合後的電路自身的物理特性，也很難保證單穩輸出的脈衝寬度和理論值相同，採用此方法的檢測精度一般只能定位到毫秒級。
採用CPLD進行組合邏輯編程檢測外時統的檢測誤差，只和本地晶體振盪器(時鐘)的頻率有關，晶體振盪器越大，週期越小，檢測誤差就越小，理論上檢測精度可以控制在1個時鐘週期內，實際上考慮檢測外時統上升沿需要1個時鐘週期，計數器置數及進位輸出均需要1個時鐘週期，檢測誤差能控制到2個本地時鐘週期內，本地時鐘週期越小，誤差也就約小，其精度可以控制在納秒級。
綜合上述，採用單穩IC硬件和CPLD組合邏輯兩種方法均能實現對外時統的檢測，兩種方法均需要事先確定檢測的外時統的週期，前者通過配置不同大小的電阻、電容來實現。後者通過CPLD邏輯編程實現，其檢測精度較前者高，針對檢測不同週期的外時統編程靈活，電路更改容易。
6 實現方法
6.1 CPLD的應用
採用CPLD複雜可編程邏輯器件(EPM7512AEQI208-7)作為主控芯片，選用帶溫度補償的晶體振盪器(TCXO)作為時鐘源，單穩態觸發電路作為檢測外時統信號的控制電路，標準RS422差分接收、發送器作為收發電路，利於CPLD在線可編程優點，可根據用戶的需求修改控制程序，接收或產生不同週期和脈衝寬度的的時統信號，具有良好的通用性，滿足不同系統對時統信號的要求。
6.2 TVS特性及應用
瞬變電壓抑制器(Transient Voltage Suppression Diode)又稱瞬變電壓抑制二級管，簡稱“TVS”器件，能“吸收”高達數千瓦的浪湧功率，當TVS兩端經受瞬間高能量衝擊時，它能以極高的速度把兩端間的阻抗值由高阻態變為低阻態，吸收一個大電流，從而把它兩端間的電壓鉗位在一個預定的數值上，保護後面的電路元件不因瞬態高電壓的衝擊而損壞。
將瞬變電壓抑制二極管接到電路的電輸入和輸出線上，可防止瞬變電壓進入，加強電路對外界干擾的抵抗能力，從而保證電路能正常工作，提高可靠性。
6.3 差分電路抗干擾技術
RS422差分信號通信線由兩根雙絞線組成，它是通過兩根通信線之間的電壓差的方式來傳遞信號，消除差模干擾的方法是在RS422差分電路的接收端增加一個偏置電阻(約100 Ω～120 Ω)，並採用雙絞屏蔽線，抑制共模干擾的方法除了在信號線與地線之間加TVS二極管外，還有以下幾方面的措施：
(1)採用屏蔽雙絞線並有效接地；
(2)電路板上每個IC要並接一個0.01 μF～0.1 μF高頻電容，以減小IC對電源的影響，注意高頻電容的佈線，佈線時避免90°折線，減少高頻噪聲發射；
(3)CPLD器件加5～10個0.01 μF～0.1 μF高頻電容和3～5個33 μF電容；
(4)注意晶振佈線，用地線把時鐘區隔離起來，晶振外殼接地並固定；
(5)電路板合理分區，如強、弱信號，數字、模擬信號。儘可能把干擾源與敏感元件遠離，用地線把數字區與模擬區隔離。
採用抗干擾技術前、後的脈衝信號波形見圖10。
7 結論
時統信號板作為一個重要的功能模塊在火控系統中廣泛應用，它利用可編程邏輯器件CPLD的在線編程技術，通過在線修改控制程序，能靈活實現對不同週期的外時統檢測、脈衝寬度調整、多路分發、時序延時等功能，具有功能強、性能穩定、可靠性高、抗干擾能力強等特點，能滿足不同系統對時統信號的要求，具有較強的通用性和實用性。
參考文獻
[1] 焦素敏.EDA應用技術[M].北京：清華大學出版社，2005.
[2] 高仁璟，孫鵬，陳景.數字電子技術基礎與設計[M].大連：大連理工大學出版社，2004.
[3] 孫曉雲.接口與通信技術原理與應用[M].北京：中國電力出版社，2007.
[4] 張明，謝列敏.計算機測控技術[M].北京：國防工業出版社，2007.
[5] 李正軍.計算機測控系統設計與應用[M].北京：機械工業出版社，2004.
[6] 卞楠，馬聰.基於CPLD的光伏數據採集系統的設計[J].電子技術應用，2016，42(2)：68-70.
[7] 焦芳，張玥，嚴韞瑤，等.多時鐘域並行測試控制器的設計[J].電子技術應用，2016，42(9)：29-31，35.
[8] 王振，李建宏，張大松，等.基於FPGA的VPX時間統一系統設計[J].電子技術應用，2018，44(1)：65-67，71.
[9] 趙暘，梁步閣，楊德貴，等.多時鐘系統下跨時鐘域同步電路的設計[J].電子技術應用，2018，44(2)：6-9.
作者信息:
呂文發
(中國船舶重工集團公司 江蘇自動化研究所，江蘇 連雲港222006)
閱讀更多 電子技術應用 的文章
