1．FPGA/CPLD的優點
①資金投入小、風險小
FPGA芯片在出廠之前都做過百分之百的測試，不需要設計人員承擔投片風險和費用，設計人員只需在自己的實驗室裡就可以通過相關的軟硬件環境來完成芯片的最終功能設計。所以，開發FPGA／CPLD的資金投入小，節省了許多潛在的花費。
②開發週期與面市時間（Time to Market）短
系統工程師可以反覆地編程、擦除、使用芯片或者在外圍電路不動的情況下用不同的配置文件就可實現其不同的功能。所以，用FPGA/CPLD 試製樣片，能以最快的速度改進系統設計，驗證系統功能，從而達到縮短開發週期的目的。
③改動靈活
FPGA/CPLD軟件包中有各種輸入工具、仿真工具、編程器及燒錄器等全線產品，電路設計人員在很短的時間內就可完成電路的輸入、編譯、優化、仿真，乃至最後芯片的製作。當電路有少量改動時，更能顯示出FPGA／CPLD的優勢。
④易學易用
電路設計人員使用FPGA／CPLD進行電路設計時，不需要具備專門的集成電路深層次的知識。FPGA／CPLD軟件易學易用，可以使設計人員更能集中精力進行系統設計、電路設計。
分享到:
閱讀更多 時氪分享 的文章
