作為一個硬件測試攻城獅，之前與大家分享了幾篇關於HDMI電路、晶體電路、邏輯器件選型偏硬件設計的文章，一直在本行測試方面沒有過多分享。總是覺得對於行業有所欠缺，今天特意分享一篇晶體電路頻偏測試心得，與大家一起共勉。原創今日頭條：臥龍會IT技術
測試前我們先回顧下之前晶體電路設計中提到幾個核心參數是什麼？頻偏、負性阻抗、電平、驅動功率，這幾個核心參數意義是什麼？大家應該都還有印象，頻偏過大電路無法正常工作（丟包、不穩定），負性阻抗不符合晶體起振不穩定（一定概率不起振），電平不符合就不用說了（起振了芯片內部不能有效採集判定），驅動功率不符合（過大將會對晶體壽命有影響）。
測試前言
負性阻抗、電平、驅動功率測試相對來說測試比較簡單，另外爭議地方几乎沒有。但是對於頻偏測試，大家已經心有餘悸或者心裡沒底。為什麼？不知道怎樣才能測試的準確。
使用示波器探頭測試過程中探頭本身攜帶的電容有影響，有多大影響，到底該用那種探頭或者那種方式結合頻率計數器測試？當然如果你還停留在使用示波器測試頻偏，那這就有點尷尬了，具體為什麼不能用示波器測試頻偏，你需要再瞭解下示波器此部分精度限制（必要時候可以使用信號發生器輸出一定頻偏波形連接示波器進行測試確認，死也死的明明白白）。
使用頻譜儀結合近場探頭測試，不存在電容對於晶體電路頻偏影響，但是頻譜儀精度是否夠？看起來頻譜儀測量頻率最小讀數也在1HZ，但是精度和最小讀數是否可以理解為直接相等？不清楚，官方貌似也沒有看到明確說法。似乎只看到RF攻城獅抱著頻譜儀整天在玩，這塊也沒有交流出個靠譜的說法。
與其查來查去，問東問西，不如自己幹了。到底哪個測試最適合，用數據來說話。
測試驗證
術語儀器設備附件介紹
頻偏：在用作表示頻率偏差，它表示在一個特定中心頻率下，允許偏差的值，頻率以赫茲為單位。ppm表示－每百萬單位（parts per million），簡單來說就是1M HZ，偏差1HZ，就是1ppm。聽起來起點有點高哦！看看某行業大佬規格書對於19.2MHz晶體頻偏要求+/-30ppm，這個19.2MHz具體做什麼用為什麼要求這麼高(有些產品規格書對於要求是+/-50ppm呀)，可以看相應規格書（用途不一樣要求不一樣）。他們家的規格書確實詳細，唯一可惜就是官網下載不到。
圖 1. 某IC對於晶體部分要求
測試設備：頻譜儀，頻率計數器，示波器
圖 2. 53131A頻率計數器（這款貌似已停產多年）
圖 3. E4405B頻譜儀（其實也是個二手老傢伙了）
圖 4. 示波器（民族產品）
示波器探頭:
圖 5. RP6150A探頭
RP6150A探頭參數
圖 6. RP3500A
RP3500A探頭參數
RVP2350A（100M），網上沒找到資料。我們關注的參數如下：
1X：50pF（+/-3pF）
10X：10pF（+/-5pF）
圖 7. 同軸電纜參數
測試方法：
測試XIN、XOUT？頻偏當然是測試XOUT了，為什麼不是測試XIN了？XIN與XOUT關係，輸入與輸出關係，輸入與輸出中間經過了什麼？如果忘記可以參考下之前晶體電路設計相關章節。點擊下面鏈接複習一下。
測量頻偏，測試只需在Freq按鍵中選擇頻率就可以了，其他的設置基本上不用到。
測試前對於測試設備及探頭進行精度確認是重點，避免測試設備問題導致錯誤的測試數據那就有點尷尬了。特別是用錯誤的數據還提了一個bug進系統，到時就溴大了。測試前設備確認是測試工程師測試前最重要的一項必不可少的工作。原創今日頭條：臥龍會IT技術
DUT測試數據如上圖，不同的探頭測試的頻偏看起來差別有點大哦！真的印證了老祖宗說的工欲善其事必先利其器，同時也印證了硬件測試其實也是個燒錢的坑。RVP2350 1X和同軸電纜測試數據都是灰色的，為毛？電容太大了，晶體壓根不起振了，所以沒有數據了。傳說中碰到的不是我不測試晶體頻偏，是沒法測試，他不起振呀！
頻譜近場探頭測試前確認，看起來先天就有點不足哦。當然我這個近場探頭是自己造的，如果有原廠的近場探頭應該會更好點。可惜沒有，但是也可以說清楚測試晶體電路頻偏不是頻譜儀強項的。
頻譜儀近場探頭測試及示波器測試
測試總結
好多同學看經驗就和看電視劇類似，看經驗喜歡看結論往往忽略了前提和限制，看電視劇喜歡看高潮部分常常缺失了細節和過程。眼癮過了，但是過了貌似也就過了，沒啥印象和收穫，更悲劇的是記不住。記不住因為沒有理解，當然不常用也是一個重要原因。作為電子攻城獅或者硬件測試攻城獅，不常接觸晶體電路貌似說不過去吧！
兩個問題須注意：
1. 為什麼測試晶體電路輸出探頭電容對於頻偏有較大影響，而且是負頻偏？
因為晶體負載電容變了，變大了還是變小了？不確定，不知道，不明確。那就通過計算或者仿真來得出結論吧！
8M晶體規格書
8M晶體規格書
依據晶體相關參數，計算出串聯諧振頻率和並聯諧振頻率
指定CL值（非實際電路中晶體外部匹配電容，需要計算轉換），計算晶體實際振盪頻率及頻偏（PPM）。
完全單純理論結算出外部匹配電容為42pF（理論計算模型比較簡單，對外部pcb電容及芯片pin電容建模有限），同時確認我們計算值對應頻率及頻偏，發現計算出頻偏與實際測試偏差變化及趨勢基本一致。此處只是用來簡單解釋外部探頭電容對於頻偏影響及影響趨勢。
看起來隨著外部電容增大，頻率確實是變小了，頻偏也是負的頻偏變大了。當然理論計算是理論計算。因為實際上50pF探頭及100pF同軸電纜連接到晶體上都不起振了（未參與計算），再談頻偏過大就業餘了。原創今日頭條：臥龍會IT技術
2. 為什麼測試時鐘輸出pin，探頭電容對於頻偏又看不出明顯影響？
按道理不用解釋為什麼，測試探頭電容大小（當然不能太誇張大）對於頻偏沒有影響（沒有連接到晶體pin較，不影響起振匹配電容呀）。
關羽兄弟-資深硬件測試工程師，十幾年硬件測試經驗。做過多個行業硬件測試，通訊交換機接入網測試，車載設備硬件測試，網絡語音設備測試等等。
臥龍會，臥虎藏龍，IT高手匯聚！由多名十幾年的IT技術設計師組成，歡迎關注！
閱讀更多 臥龍會IT技術 的文章
