集成電路是現代電子系統裡必不可少的組成部分之一。數字集成電路的設計過程包括前端設計和後端設計。在前端設計階段，在完成數字系統架構和算法設計的基礎上，主要進行寄存器傳輸轉換級(Register Transfer Level, RTL)代碼設計，邏輯綜合生成門級網表；後端設計包含版圖佈局規劃、標準磚單元放置和佈線、版圖生成與檢查等。
本課程介紹了 IC設計流程及設計方法、VHDL及Verilog語言的基本知識、仿真工具、綜合的基本概念及工具使用。
關於主講人
張春，博士，副研究員。研究方向包括數模混合信號集成電路設計、嵌入式微處理器設計、數字信號處理、射頻識別、高速串行通信等。作為課題負責人先後承擔了國家重大專項“高速串行接口IP核研發與應用”，863項目“超高頻（UHF）讀寫器芯片的研發與產業化”，973項目子課題“可植入無線微電流刺激器的設計與研究”，自然科學基金項目“空間飛行器中實時圖像壓縮的若干問題研究”等。
關注EEWORLD訂閱號可以看教程哦！
以上圖文內容均轉載自訂閱號：電子工程世界（微信搜索 eeworldbbs 關注）
歡迎微博@EEWORLD
如果您也寫過此類原創乾貨歡迎將您的原創發至：[email protected]，一經入選，我們將幫你登上頭條！
與更多行業內網友進行交流請登陸EEWorld論壇。
分享到:
閱讀更多 電子工程世界 的文章
