橫向摻雜MOS(LDMOS)，有時被稱為橫向雙擴散MOS，是高功率射頻應用的最佳解決方案之一，廣泛應用於基站功率放大器領域。 它們的電學行為基本上接近基本MOS，但它們在漏極電壓能力（較高的擊穿電壓）方面表現出更強的性能，從而對VSWR失配具有堅固性。 此外，它們呈現出不對稱的物理方面的特性，它們的層疊在許多方面也是不同的。 圖1中描述了ST微電子單面光暈（halo）nLDMOS(B7RF)的橫截面。 與經典MOS相反，產生反轉層的柵極下面的（低摻雜）pBody區域可能會呈現出不均勻的橫向摻雜。 源和pBody通過鹽化物沉積實現局部連接。
此外，在pBody附近的柵氧化物下面注入了一個輕摻雜的漂移區 。 圖1中的結構稱為單面光暈（halo）。
圖1 、LDMOS截面(S T微電子雙柵結構)
實際上，n漂移（nDrift）區不是直接連接的，而是通過高摻雜p基板界面連接，以減少衝頭效應(punch-though effect)。 漂移區向有效的漏極通道提供了一個未傾斜的擴展，以增加擊穿電壓(BV) 安保部 )。 不幸的是，這是以降低射頻性能和額外的漏極電阻為代價的。 一般來說，必須優化沿柵和漏極的摻雜分佈梯度，以便預先提供良好的過渡頻率(fT)同時避免強電場峰值導致熱載流子注入。 因此，溝道工程是一個重要的問題，並決定了LDMOS中隱含的兩個基本權衡：BVDS*fT 和BVDS*(RON)–1 。 結果表明，單面光暈結構的性能明顯高於均勻摻雜通道。 根據代工廠（foundries）的情況，提出了一些技術替代方案，並對其進行了討論。 例如，已經討論過插入低摻雜的埋入式NTUB (嵌入pBody)來增加寄生漏極/體（Bulk）電容，導致體損失較高，效率降低。 此外，在柵極/漏極界面上的保護結構，如有時使用插入LOCOS/ST I（淺溝隔離器，Shallow Trench Isolator）。 據報道，使用locos使去除柵鹽化物變得不必要，這允許降低柵接入電阻。 而另一方面，LOCOS導致更高的熱載體注入和低於閾值的放大扭結效應。 事實上，扭結效應與氧化/擴散處理步驟(OED，oxidation/diffusion)密切相關，並且對基於雙擴散的LDMOS非常關注。 正如後面我們會解釋的，自適應功率放大器的原理是基於功率晶體管在較大偏置範圍內的控制，理想情況下可以降到閾值。 這意味著，在低柵電壓水平下，由於扭結效應而產生的模型摺痕對於線性性能是非常不可取的。 由於B7R FLDMOS器件不包含LOCOS，也不埋NTUB 層，因此它們仍然是我們高速、寬偏置範圍應用的良好候選工藝材料。
LDMOS模型比經典MOSFET模型要複雜得多，一般按以下幾種方法處理：
• 經驗模型
• 數據庫模型
• 基於子電路的模型
後者提供了保持物理意義、同時結合了精度和可擴展性的優勢。 這種方法被許多代工（foundries）廠、ST微電子等使用。 根據文獻，一個通用的基於子電路的LDMOS模型可以用圖2表示。
它由基於BSIM3v3模型的幾個子MOSFET以及與附加電阻和電容相關的npn/pnp雙極晶體管/二極管組成的。 從物理上講，這裡引用的MOSFET是M channel 表示pBody與氧化物柵之間的界面上的有效柵極。 在B7RF技術中，它
長度物理固定在0.2µm。 MOSFET有時候稱為Mpinch-off，包括表示柵下輕摻雜漂移區的影響，由圖1中的n個LDD區描述。 在此引用的MOSFET為M drainext 表示電流依賴的漂移區電阻。 而C gd 用非線性MOS電容建模。
ST微電子SiGe 0.25µm技術提供了兩類 LDMOS器件：
• 具有中等擊穿電壓的高速器件
• 具有中等過渡頻率的高電壓器件
這兩種器件的過渡頻率如圖4所示。
必須指出，在廣泛的柵極偏置條件下，過渡頻率保持大致恆定。 在自適應PA的情況下，這是一個非常有趣的特性，這是在為PA設計選擇最合適的器件時所應該考慮的。
圖2、基於子電路的LDMOS模型
圖3、B7RF LDMOS的過渡頻率
表1概述了B7RF LDMOS工藝的主要特性，用於一個10µm寬的器件。 為了比較起見，表2列出了各種技術的LDMOS衡量因子（figures of merit）。
表1、ST微電子的B7RF LDMOS的特性
表2、手機市場LDMOS硅芯片技術對比表
當關注線性時，一個重要的衡量因子在於跨導非線性。 事實上，它們在PA的AM/AM的反應中起著主導作用，即輸出RF幅度被壓縮（或放大）作為輸入RF幅度的函數的程度。 前三個階分量如圖4所示。
圖4、 高BVDS6.4毫米LDMOS的IDD以及前三個跨導分量
該曲線是自適應功率放大器設計中線性問題討論的基本要素。 線性跨導g m1 在高偏置水平下保持大致恆定，但在低偏置水平下迅速下降，而PA將在大部分時間內工作在低偏置區域（用圖4中的暗線表示）。 當柵電壓VGSV低於0.8V，這就產生了二階和三階非線性分量，即它們的大小變得相當高。 幸運的是，在這個偏差範圍內，gm2 和gm3 術語是相反的項(以類似於MOSFET的方式)。 當線性需要優化時，這種感興趣的性質可以被有利地使用。 事實上，通過射頻和包絡諧波的適當組合，使二階和三階非線性分量相互補償以減少電流消耗，從而導致AM/AM拐點。 使用這種方法的自適應偏置功率放大器將在後面描述。
以類似的方式，LDMOS電容的二階和三階非線性(特別是C GS 和C gd )可以進行表徵(圖5和圖6)。 它們在功率放大器的AM/PM響應中起著重要作用。 輸出射頻載波的相移作為輸入射頻大小的函數。 在B7RF的特殊情況下，電容C GS,1 和Cgd，1 呈現平滑和單調的變化。 因此，CGS，2 和Cgd，2 呈現低和正的值。 三階電容CGS，3 和Cgd，3 呈現一個剛好高於閾值的負峰值。 由於這些支柱，各種貢獻的相位失真可能會破壞性地合成。 因此，這種AM/PM vs 功率可能會出現拐點（詳見後面的介紹），並且在寬的偏置/功率範圍內比雙極性器件能更好地被控制。
圖5、 高BVDS 6.4毫米LDMOS的線性柵/源和柵/漏電容
圖6 、高BVDS 6.4毫米LDMOS的二階和三階特性電容
LDMOS的一個有趣特性是漏電流I DS 隨著溫度的降低，這保證了穩定的熱行為。 實際上，反轉電壓Φ D 因此，閾值電壓隨溫度的升高而增加：
式中VFB是萃取電位（允許金屬/半導體界面處的扁平帶），Φ D 是反轉電壓。
同時，動態溫度變化會引起意想不到的干擾，特別是對於自適應偏置PA。 事實上，來自射頻包絡的動態溫度擺動結果表現為記憶效應，並以頻率相關的延遲反饋給PA本身，從而調節其特性。 因此，必須對自熱進行精確的建模。STMicroElectronics 的LDMOS模型包括利用Rth ,Cth 並行網絡(即LDMOS結構本身的熱阻和電容)來包括自熱的影響。實際上，還必須考慮到整個環境的熱子網絡(即 基板，封裝，互連，空氣接口... )。 這導致的子節點熱阻增加，在寬LDMOS矩陣的情況下，其影響不能再被忽略。
當對LDMOS施加較高的漏極電壓時，漏極電流IDS會由於非線性效應強烈增加，如穿孔，熱載流子注入。 衝通是一種軟效應，與高漏極電壓下源和漏極空間電荷區域的接近有關。 熱載流子注入是一種更突然，有時更具破壞性的現象，當撞擊電離在柵介質附近產生電子空穴對時，當載流子被捕獲時發生。 熱載流子通常影響器件的閾值電壓或跨導，是快速或緩慢記憶效應的根源。
圖7、LDMOS種熱載子注入漏極雪崩的示意圖
可以區分幾種熱載流子注入機制，如溝道熱電子注入(CHE，Channel Hot-Electron injection)和漏極雪崩熱載流子注入(DCH，Drain Avalanche Hot Carrier)。 後者如圖7所示。 這可以理解為一種兩步現象。 當漏極電壓增加時，I BODY (pBody s中的洩漏電流)增加，從而使pBody 在通道附近的自偏①)。 因此閾值電壓Vt 的減小而使漏電流增大。 然後，一個寄生的npn雙極晶體管{nDrift/pBody/nSource}打開（②）併產生雪崩漏極電流。
