技术丨采用烧结工艺降低大电流晶闸管的失效率

本文探讨了几种降低具有直径80 mm及以上半导体芯片尺寸的功率半导体晶闸管的退化和早期失效的方法，目前这样尺寸的半导体芯片均采用硅芯片和钼盘低温烧结而成。作者研究了VTO/rT 、Rthjc、ITAV、ITSM和安装压力之间的相对关系以选择烧结工艺或合金化工艺和标准阴极层或带蒸发保护界面的钼阴极层的匹配，以得出尽可能降低应用中早期失效率的最佳设计。

作者

Dmitry Titushkin,

Alexey Surma,

Alexander Stavtsev, Proton-Electrotex,

Sergey Matyukhin,

Orel State University

简介

主流的功率半导体制造厂商们往往更关注变换设备及其组件的可靠性，这是由于服务中的失效成本不断增加所致，这里所提到的失效主要是指由退化所导致的。

由于结构和材料的自然老化和不断磨损，退化失效是不可避免的。也正因为如此，功率半导体制造商们在不断地改进工程解决方案，以尽量降低退化失效的可能性。例如，在单芯片功率半导体晶闸管、二极管[1、6]和IGBT器件[2、4、5、10]的生产过程中采用烧结技术，能有助于降低运行最后阶段的退化失效率从而提高器件使用寿命[3、4、8-10]。降低退化失效的主要途径是实现半导体芯片与钼盘间结点的高循环电阻及更低结壳热阻[3、4、6、7]，从而使其能承受更大的浪涌电流[1]。

然而，除了在正常运行期间出现退化失效之外，客户还可能在磨合期间遇到因生产和验收质量控制未确定而导致的早期失效，而制造厂商在运行条件下进入磨合期在经济上是不切实际的。因此，最大程度上降低早期失效数量只能通过降低潜在退化器件的数量来实现。功率半导体晶闸管和二极管的主要部分属于“低成本” 产品，其硅芯片通过硅铝合金采用合金化工艺与钼盘焊接在一起，这个过程的主要特征是由焊接熔合不充分引起的表面区域热阻高度分散，以及在接合过程之后半导体芯片的高度变形。这个问题在半导体芯片面积≥50 cm2的晶闸管和二极管中尤其明显，而优化硅芯片和钼盘之间的接合轮廓可以降低熔合不充分和剖面变形的程度。除温度分布外，熔合不充分的程度还受到连接表面粗糙度、部件清洁质量等的影响。

因此，使用烧结工艺生产功率半导体不仅可以减少退化失效的数量并延长使用寿命，而且还可以最小化磨合期间的早期失效率。

实验样品

我们采用的实验样品是具有80 mm芯片直径的晶闸管TF173-2000-18，其硅芯片和钼盘通过烧结工艺或合金化工艺结合在一起，其中每一个方案的阴极层都具有两种选择：标准阴极层或具有蒸发保护界面的钼阴极层。

具体研究内容如下：

• 测量半导体元件的相对变形曲线；
• 测量导通阈值电压与电阻（VTO/rT）与安装压力（30 kN~50 kN）的相对关系；
• 测量结壳体热阻（Rthjc）与安装压力（30 Kn~50 kN）的相对关系；
• 计算通态电流（ITAV）与安装压力（30 kN~50 kN）的相对关系；
• 确定破坏性浪涌通态电流（ITSM）值。

半导体元件变形

半导体元件的变形曲线如图1所示。

图1: 半导体元件变形曲线（左侧为烧结工艺，右侧为合金化工艺）

图1表明，采用烧结工艺的半导体元件的变形曲线比在硅铝合金上采用合金化工艺的半导体元件的更光滑，采用合金化工艺的半导体元件的残余弯曲为11 μm，而采用烧结工艺的为45 μm。

电气特性

图2至图5给出了VTO/rT、Rthjc、ITAV的平均值和安装压力之间的相对关系曲线。

图2: VTO与安装压力的关系曲线

图3: rT与安装压力的关系曲线

图4: Rthjc与安装压力的关系曲线

图5: ITAV与安装压力的关系曲线

由上述曲线图可得出，与采用合金化工艺/标准层的标准方案相比，采用烧结工艺或钼层具有更低的VTO/rT值，且分别降低5.8％及11.2％，然而，烧结工艺/标准层的方案具有最低的热阻Rthjc，相对标准方案降低9.7％，并且计算出的平均电流最高，相对标准方案的增加了12.8％。还应该注意的是，与采用合金化工艺相比，采用烧结工艺时的阳极热阻与安装压力之间具有更直接的关系。理论上，可以通过半导体元件的退化来解释，当合金化工艺开始形成三级或更高级的表面时不能用外部安装压力完全矫直，而烧结工艺的结构特点是在较高的安装压力下会矫正形成圆顶形表面。此外，对于采用烧结工艺的器件而言，其阳极热阻的绝对值也较低。

从破坏性浪涌电流的角度来看，采用烧结工艺/钼层和烧结工艺/标准层的方案与标准方案相比，均提高了5.7％。

结论

本文探讨了VTO/rT、Rthjc、ITAV、ITSM与安装压力之间的相对关系以选择烧结工艺或合金化工艺和标准阴极层或蒸发保护界面的钼阴极层。结果表明，为了降低客户早期失效率，优先选择烧结工艺/标准层的方案作为基本结构元件，该方案具有热阻最低和通态电流最高的优势。

参考文献

1. H. Schwarzbauer. Novel Large Area Joining Technique for Improved Power Device Performance. - IEEE Transactions on Industrial Applications, 27 (1), 1991, p. 93- 95.
2. M. Knoerr, S. Kraft, A. Schletz. Reliability Assessment of Sintered Nano-Silver Die Attachment for Power Semiconductors. - IEEE Electronics Packaging Technology Conference, 12, 2010, p. 56-61.
3. U. Scheuermann, P.Wiedl. Low Temperature Joining Technology-A High Reliability Alternative to Solder Contacts. - Workshop on Metal Ceramic Composites for Functional Application, Vienna, 1997, p 181-192.
4. C. Göbl, P. Beckedahl, H. Braml. Low temperature sinter technology Die attachment for automotive power electronic applications. – Proc. Automotive Power Electronics, Paris ,2006.
5. J. G. Bai, G.Q. Lu. Thermomechanical Reliability of Low-Temperature Sintered Silver Die Attached SiC Power Device Assembly. - IEEE Transactions on Device and Materials Reliability, 6 (3), 2006, p. 436- 441.
6. A. Chernikov, A. Stavtsev, A. Surma. Features of wafer - Mo joining by sintering of silver paste for large area silicon devices. – Proc. EPE’2013, Lille, 2013
7. Dmitriy Titushkin, Alexey Suma. «New ways to produce fast power thyristors» - Bodo’s Power Systems 08, 2015, p. 28- 29.
8. J. Steger. With sinter-technology forward to higher reliability of power modules for automotive applications. - Power electronics europe, 2, 2012, p. 28-31.
9. R. Amro, J. Lutz, J. Rudzki, M. Thoben, A, Lindeman. Double-Sided Low-Temperature Joining Technique for Power Cycling Capability at High Temperature - Proc. EPE’2005, Dresden, 2005.
10. C. Göbl, J. Faltenbacher. Low temperature sinter technology Die attachment for power electronic applications. – Proc. CIPS 2010, Nurenberg ,2010.