來源：內容綜合自「IEEE」等媒體，謝謝。
想要處理器中更多的計算能力？添加更多的硅？但是複雜性和成本開始侵蝕這個準則。
隨著時間的發展，die尺寸的發展已經無情地往上走隨著時間的推移而達到了芯片製造設備可以生產的極限，AMD的 Samuel Naffziger 今年早些時候在舊金山舉辦的國際固態電路會議（ISSCC）上在告訴工程師。同時，對於固定尺寸的die，每平方毫米的成本一直在不斷增加，並且正在加速增長。他說。
不斷上漲的成本和越來越大的芯片尺寸共同導致了一種解決方案——在該解決方案中，處理器由較小的，生產成本較低的chiplet的集合構成，這些小芯片通過單個封裝中的高帶寬連接綁定在一起。在ISSCC上，AMD，英特爾和法國研究組織CEA-Leti 展示了該方案可以走多遠。
CEA-Leti處理器在由薄硅片製成的“有源中介層”（active interposer）上堆疊了六個16核小芯片，以創建96核處理器。interposer裝有通常在處理器本身上才有的電壓調節系統（voltage-regulation systems ）。它還具有片上網絡，該片上網絡使用三種不同的通信電路來鏈接內核的片上SRAM存儲器。該網絡能夠在每平方毫米的硅芯片上實現每秒傳輸3 TB數據的速度，而每毫米的延遲僅有0.6納秒。
CEA-Leti的科學主管Pascal Vivet表示，有源中介層是chiplet技術的最佳發展方向，如果它允許將來自多個供應商的不同技術集成到單個系統中的話。他說：“如果要將賣方A的小芯片與賣方B的小芯片集成在一起，並且它們的接口不兼容，則需要一種將它們粘合（glue）在一起的方法。” “並且將它們粘合在一起的唯一方法是使用interposer中的有源電路。”
小芯片發燒友們希望重新構建片上系統行業，以便藉助標準化接口，可以輕鬆整合多個供應商的小芯片。結果將是更便宜，更靈活的混合搭配系統。
但是行業還不存在。英特爾和AMD並沒有生產簡單的混搭系統，而是各自設計了新的小芯片，以彼此之間以及與集成它們的軟件包進行緊密協作。儘管如此，結果似乎還是值得期待的。
英特爾使用其稱為Foveros的3D小芯片集成技術來生產新的Lakefield移動處理器。Foveros通過將小芯片彼此堆疊並通過底部芯片垂直地從封裝中傳遞功率和數據，從而在小芯片之間提供了高數據速率的互連。
在ISSCC上，英特爾的Wilfred Gomes解釋說，Lakefield的目標之一是將圖形計算提高約50％，但待機功耗僅僅為前代產品的十分之一。目前沒有一個單一的製造工藝可以生產出能夠同時實現這兩個目標的晶體管，但是Foveros允許將具有專為高性能計算而設計的晶體管的模具與專為出色的待機功耗而設計的die相混合。
AMD一直在使用連接在芯片封裝內有機基板上的小芯片。該公司在ISSCC上詳細介紹瞭如何為第二代EPYC高性能處理器設計小芯片和封裝。前一代由四個小芯片組成。但是為了在減少成本的同時容納更多的硅，該公司重新設計了小芯片，以便僅將計算內核升級到臺灣半導體制造公司的7納米工藝技術，這是目前最先進的技術。所有其他功能都堆放在使用較舊的，成本較低的技術製成的中央輸入/輸出小芯片中。這樣做之後，“我們必須弄清楚如何以與四個封裝相同的封裝尺寸來佈線九個小芯片，” Naffziger說。結果是“前所未有的數量的芯片/封裝聯合設計”。
Omdia：未來四年Chiplets市場規模將增長9倍
根據Omdia的最新研究，到2024年，在製造工藝中利用Chiplets的處理器微芯片的全球市場規模將擴大到58億美元，比2018年的6.45億美元增長9倍。
根據摩爾定律，由於半導體制造技術的不斷髮展，可放置在單個硅芯片上的晶體管數量每兩年翻一番。然而，近年來，隨著半導體生產工藝在極小的尺寸下遇到物理限制，倍增的速度已經放慢。
Chiplets通過用多個較小的芯片代替一個硅芯片來有效地繞過摩爾定律，這些芯片在統一的封裝解決方案中一起工作。與單片微芯片相比，這種方法提供了更多的硅來添加晶體管。這樣，Chiplets有望延續摩爾定律，恢復到兩年翻一番的週期，這為半導體經濟發展奠定了基礎。
Omdia嵌入式處理器首席分析師Tom Hackenberg說：“當Moore首次發表摩爾定律時，他提供了一個關鍵的預測基準，為整個技術行業設定了發展週期。從軟件開發人員到系統設計師，再到技術投資者，幾十年來，每個人都依賴摩爾定律所規定的迅速的兩年時間表。隨著Chiplets的到來，半導體業務和依賴Chiplets的業務現在有機會回到慣常的發展速度，這種速度為整個科技行業帶來了巨大的經濟價值。”
Chiplets正被更高級和高度集成的半導體器件採用，例如，微處理器（MPU），片上系統（SOC）設備，圖形處理單元（GPU）和可編程邏輯設備（PLD）。MPU細分市場代表著不同微芯片產品類型中最大的Chiplets單一市場。預計到2024年，支持Chiplets的全球MPU市場將從2018年的4.52億美元增長到24億美元。
Hackenberg說：“要保持競爭力，MPU製造商必須始終堅持半導體制造技術保持在最前沿。這些公司在摩爾定律放緩中損失最大。因此，這些公司是最早採用Chiplets的，很可能是Chiplets標準化工作的主要貢獻者。”
MPU供應商（例如Intel和AMD）一直是製造專有高級封裝Chiplets的早期創新者。英特爾還是開放計算項目，特定於開放域的體系結構（OCP ODSA）基金會的成員，該基金會正在促進標準和技術的開發，以幫助實現高級封裝策略。
隨著MPU的早期採用，預計到2024年，計算領域將成為Chiplets的主要應用市場。到2020年，計算將佔其總收入的96％，到2024年將佔92％。
從長遠來看，Omdia預計Chiplets收入將繼續增長，到2035年將達到570億美元。
這種增長的很大一部分將由充當異構處理器的Chiplets驅動，即結合了不同處理元素的芯片，例如集成了圖形，安全引擎，人工智能（AI）加速，低功耗物聯網（IoT）的應用處理器控制器等。
Hackenberg說：“Chiplets代表了一種創新的方法，可以幫助發展新的封裝技術，新的設計策略和新的材料。這種令人振奮的新方法還可以通過不同的貢獻者實現更具競爭性的格局。”
*免責聲明：本文由作者原創。文章內容系作者個人觀點，半導體行業觀察轉載僅為了傳達一種不同的觀點，不代表半導體行業觀察對該觀點贊同或支持，如果有任何異議，歡迎聯繫半導體行業觀察。
今天是《半導體行業觀察》為您分享的第2295期內容，歡迎關注。
中國半導體｜蘋果｜封測｜藍牙｜設備｜晶圓｜英偉達｜射頻｜臺積電
閱讀更多 半導體行業觀察 的文章
