本文內容較長，希望瞭解MOSFET基本參數工程師，需要花一些時間和耐心。
功率MOSFET基礎
內容表
1.基本器件結構
2.擊穿電壓
3.導通狀態特性
4.電容
5.柵極電荷
6.柵極電阻
7.導通和關斷
8.體二極管正向電壓
9.體二極管反向恢復
10.雪崩能力和額定
11.dV/dt額定
12.熱阻特性
13.功率耗散
14.安全工作區
15.電流額定
1.基本器件結構
功率MOSFET (金屬氧化物半導體場效應晶體管)是非常通用的功率器件，因為它具有低的柵極驅動功率，快的開關速度和優異的並聯工作能力。許多功率MOSFET具有縱向的垂直結構，源極和漏極在晶元的相對的平面，從而可以流過大的電流和具有高的電壓。
圖1a和1b示出溝漕和平面兩種基本的器件結構。溝漕結構主要用於額定電壓低於200V的器件，因為它具有高的溝道密度，因此導通電阻低。平面結構適合於更高的額定電壓器件，因為導通電阻主要由epi-層的電阻來決定，因此無法得到高的單元密度。兩種結構基本的操作相同。除了特別的定義，本文只討論溝漕結構。
Figure 1a: 溝漕MOSFET結構 Figure 1b: 平面MOSFET結構
2.擊穿電壓
在許多功率MOSFET中，N+ 源極和P-體形成的結是通過金屬物短路的，從而避免意外的導通寄生的三極管。當沒有偏置加在柵極時，功率MOSFET通過反向偏置P-體和N- Epi形成的結，可以承受高的漏極電壓。
在高壓器件中，絕大部分電壓由少摻雜的Epi層來承受：厚的少摻雜的Epi層承受更高的擊穿耐壓，但是增加了導通電阻。在低壓器件中，P-體摻雜程度和N- Epi層差不多，也可以承受電壓。如果P-體的厚度不夠，重摻雜太多，耗盡區可以通孔達到N+ 源極區，從而降低了擊穿電壓值。如果P-體的厚度太大，重摻雜不夠，溝道的電阻和閾值電壓將增大。因此需要仔細的設計體和Epi摻雜和厚度以優化其性能。
數據表中，BVDSS通常定義為漏電流為250uA時漏極到源極的電壓。漏極到源極的漏電流表示為IDSS，它在100%的BVDSS額定時測量。溫度增加，IDSS增加，BVDSS也增加。
3.導通狀態特性
要考慮功率MOSFET在兩種不同的模式下工作：第一象限和第三象限工作。
第一象限工作
當正向電壓加在漏極上時，N溝道的功率MOSFET操作在第一象限工作，如圖2所示。當柵極電壓V
G增加到閾值電壓VTH時，MOSFET溝道開始流過電流。它流過電流的值取決於MOSFET的導通電阻，定義為：RDSON=VD/ID
對於足夠的柵極電荷過驅動VG>>VTH，ID-VD曲線操作在線性區，因為MOSFET的溝道完全導通。在低的柵極過驅動電壓下，當VD>(VG-VTH)，由於溝道的修剪效應，漏極電流達到飽和點。
圖2: 導通區特性（第一象限）
對於溝漕MOSFET, RDSON由於下面幾個部分組成：
- RS: 源極電阻
- RCH: 溝道電阻
- RACC: 聚集區電阻
- REPI: 硅片頂層電阻，外延硅，有名epi；epi控制著MOSFET可以承受阻斷電壓值
- RSUBS: 硅襯底電阻，epi從它上面生長。
圖3a: 溝漕RDSON組成 圖3b: 平面MOSFETRDSON組成
對於平面MOSFET, RDSON組成部分和溝漕MOSFET相似。主要的不同在於出現JFET部分。當器件縮小到更小的尺寸，RS, RCH, RACC也減小，因為更多的單個的單元晶胞將堆積在給定的硅片區。另一方面，當電流被限制在靠近P-體區的狹窄的n-區流過時，RJFET將遭受JFET效應。由於沒有JFET效應，溝漕MOSFET可以得到更高密度的縮減，實現低的RDSON。
溝道電阻RCH主要依賴於柵極過驅動程度。VGS 增加，RCH減小。開始時，當VGS增到VTH以上時，RDSON很快降減小，表明MOSFET溝道導通。當VGS進一步增加，RDSON下降比較來緩，因為溝道完全導通，MOSFET導通電阻由其它的電阻組成部分決定。RDSON隨溫度增加而增加，因為溫度增加，載流子運動能力降低，這是器件並聯工作的重要特性。
圖4: RDSON對柵極偏置和溫度
閾值電壓
閾值電壓VGS(TH)定義為最小的柵極偏置電壓，此時，在源極和漏極間形成導通的溝道。對於功率MOSFET，通道在250uA的漏源極電流時測量。柵極氧化層厚度和溝道摻雜集中度用來控制閾值電壓。10-15V的驅動電壓，其典型值設計為2-4V。使用CMOS技術縮減，功率MOSFET的柵極驅動電壓可以降到的2.5-4.5V。因此，這些應用需要更低的閾值電壓1-2V。閾值電壓具有負的溫度係數，溫度增加，閾值電壓降低。
跨導
跨導gfs，定義為MOSFET的增益，可以用下面公式表示：
gfs=DIDS/DVGS =μCox W/LCH
通常在固定的VDS，在飽和區測量。器件柵極寬度W，溝道長度LCH，活動性μ，柵極電容COX，影響跨導值。溫度增加，跨導降低，因為載流子的活性降低。
第三象限工作
在DCDC的BUCK變換器中，功率MOSFET在第三象限工作很常見，電流流過下面N溝道的MOSFET，和第一象限比較，電流方向是反向的，施加的RDSON相同。
在相對低的電流時，第三象限工作的導通特性和第一象限是對稱的。因此可以假定兩種操作典型有相同的RDSON。在大的電流和大的VDS時，它們工作方式不同。當VDS接近體二極管的正向壓降時，體二極管開始導通。因此，電流增加，不能看到電流飽和特性。
圖5: 第三象限工作
4.電容
MOSFET的開關特性受器件三個管腳的寄生電容的影響，也就是柵極源極電容CGS，柵極漏極電容CGD和漏極源極電容CDS，如圖6所示。這些電容值是非線性的，和器件結構，幾何特性和偏置電壓相關。
圖6: MOSFET寄生電容
開通時，電容CGD和CGS 通過柵極充電，因此設計柵極的控制電路時必須考慮電容的變化。MOSFET的數據表提供的寄生電容參數，CISS，COSS,和CRSS。
CGD = CRSS
CGS = CISS − CRSS
CDS = COSS − CRSS
CRSS = 小信號反向傳輸電容。
CISS =小信號輸入電容，漏極和源極短路。
COSS =小信號輸出電容，柵極和源極短路。
MOSFET的電容是非線性的，是直流偏置電壓的函數。圖7示出了電容如何隨VDS電壓增加而變化。所有的MOSFET的寄生電容來源於不依賴於偏置的氧化物電容和依賴於偏置的硅耗盡層電容的組合。當電壓增加時，和VDS相關電容的減小來源於耗盡層電容減小，耗盡層區域擴大。
圖7b示出了當VGS電壓增加大於閾值電壓，VDS電壓值低，MOSFET柵極電容也增加，因為MOS溝道電子反形層形成，在溝漕底部形成電子聚集層。這也是為什麼一旦電壓超過QGD階級，柵極電荷特性曲線的斜率增加的原因。
圖7a: 典型電容隨VDS變化 圖7b: 典型輸入電容 Ciss隨 VGS 變化
5.柵極電荷
如果知道了柵極的驅動電流，柵極電荷參數可以用來估算功率MOSFET開關時間。這隻取決於器件的寄生電容。這個參數受漏極電流，電源電壓和溫度的影響較小。柵極電荷測試的原理圖和相關波形見圖8所示。在此電路中，恆定的柵極電流源Ig給測試器件的柵極充電，漏極電流ID由外部提供。測量VGS和柵極充電時間，可以直接表明漏極電流從0增加到ID，同時，漏極電壓從VDC減小完全導通電壓時，器件所消耗的能量。
在柵極電流開通前，測試的器件承受的所有電源電壓V
DC，而VGS電壓和漏極電流為0。一旦柵極電流Ig開始流過，柵極源極電容CGS和柵極漏極電容CGD開始充電，柵極到源極電壓開始增加。充電的速度為IG/CISS。當VGS電壓達到閾值電壓後，漏極電流開始流過。柵極電壓開始上升到平臺電壓VGP (VGSTH+ID/gFS)，而測試器件的電壓保持在電源電壓VDC需要達到這種狀態的電荷Ig*time為QGS。當漏極的電流到達ID時，漏極的電壓開始下降，此時，VGS保持在恆定的VGP值。柵極電流用來給電容CGD充電，Ig= C GD dVDS/dt。當VDS接近導通狀態時，平臺階段結束。在平臺階段，注入的柵極電荷為QGD，通常用它來估算電壓轉換的時間和開關損耗。
下一步，測試器件的柵極繼續充電到最終的值，漏源極電壓變為RDSON x ID。柵源極電壓自由的上升，上升的斜率由柵極的充電電流和CISS決定,在VGS>VTH時，CISS更高，圖7b所示，導致在柵極電荷曲線上，更低的斜率，直到柵源極電壓達到最大值。這個柵極的電荷是所有柵極電荷QG。
圖8: 柵極電荷測試電路和波形
6.柵極電阻
對於柵極的驅動，功率MOSFET柵極呈現和RC網絡類似的阻抗。等效的電阻就是指柵極的電阻Rg。柵極的電阻由柵極多晶硅導體，金屬和連接結構的電阻產生。連接結構就是為了連接外部封裝的管腳，所佈設的到焊盤的柵極信號線。
對於多晶硅柵極功率溝漕MOSFET，柵極的電阻取決於摻雜的程度和多晶硅材料的類型（N或P型），柵極溝漕的幾何特性和器件設計的安排。對於同樣器件設計，N型溝漕功率MOSFET通常比P型有更低柵極電阻，因為在合適摻雜的多晶硅中，N型具有更低的薄膜電阻。許多開關器件最後要使用LCR儀，100%的測量Rg。
7.開通和關斷
功率MOSFET數據表通常有阻性負載的開關特性，取決於Rg，Ciss和Crss。當寄生的電感和柵極驅動細節因素影響到實際的測量時，可以檢查基本的物理特性。圖9示出了功率MOSFET阻性負載開關測試電路和波形。
圖9:阻性負載開關測試電路和波形
td(on) – 開通延時時間,這個值是Vgs上升到超過10%的柵極驅動電壓，同時漏極電流上升到超過規定值的時間，在td(on)時刻，VGS達到閾值電壓，這段時間由Rg Ciss時間常數數千決定。
tr – 上升時間,這個值是漏極電流從10%負載電流上升到90%的負載電流時間，取決於VTH，跨導gFS和Rg Crss時間常數。
td(off) –關斷延時時間,這個值是Vgs下降到90%的柵極驅動電壓，同時漏極電流下降到低於90%負載電流的時間，是電流開始轉移到負載中的延時，取決於Rg Ciss。
tf – 下降時間,這個值是漏極電流從90%負載電流下降到10%的負載電流時間，取決於VTH，跨導gFS和Rg Crss時間常數。
8.體二極管正向壓降
VSD是集成的體內二極管在施加一定的源極電流時，正向壓降的測量值。施加的源極電流典型值為1A，在數據表中，它和正向壓降的最大限制值一同定義。圖10示出了二極管在兩種溫度下的典型的正向I-V特性。對於AOS SRFET，典型的V
SD比通常的MOSFET要低，為0.4V。低的VSD可以減小二極管導通時的功率損耗。因此，SRFET是DCDC變換器下管FET，以及其它要求體二極管導通一定時間的應用的理想選擇。
圖10:體二極管正向特性
9.體二極管反向恢復
當二極管從導通狀態切換為關斷狀態時，MOSFET的寄生體二極管產生反向恢復，因為存儲的少子電荷必須被清除，在器件內部，或者通過負電流主動的清除，或者通過複合被動的清除。
在數據表中，有三個參數列出來表示二極管的反向恢復。
trr: 體二極管反向恢復時間。
IRM: 體二極管反向峰值電流。
Qrr: 體二極管反向恢復電荷，就是二極管電流波形的負電流部分的面積。
上面的參數隨著測試條件的變化而變化，如加的電壓VDS和di/dt等。參數的定義和測試的電路如圖11所示。
圖11:二極管反向恢復測試電路和波形
測試器件的柵極和源極短接，測量體二極管，雙脈衝加到控制的器件。電流在低端的控制器件中斜坡上升，然後，當控制器件關斷時，自由換流，在測試器件的體二極管中續流。當控制器件由第二個脈衝再次導通時，在控制器件FET電壓能夠降低前，測試的器件體二極管必須恢復。
在體二極管反向恢復時，反向的電流和負載電流一起，流過低端的MOSFET，圖11所示。此外，反向恢復的di/dt由於電路的雜散電感，產生大的過沖電壓Ldi/dt。如果在第二階段trr，穿過IRM後，di/dt保持低的值，過沖的電壓可以減小。這樣的二極管稱為軟恢復。更低的QRR導致更低的開關損耗。在開關變換器中，這通常也是開關損耗中最大的部分。
AOS的SDMOS和SRFET使用特別的高級工藝設計，以提高體二極管的反向恢復性能，具有低的Qrr和好的軟係數，相比於常規的MOSFET，這也很大程度上減小電壓的過沖，提高整體的效率。
10.雪崩能力和額定
雪崩擊穿的物理特性
當功率MOSFET的電壓增加時，體N-的epi結的電場也增加。當場強增加到臨界值EC時，硅中大約為3E5V/cm，產生載流子的雪崩倍增，導到電流突然急劇增加。
雪崩倍增並不是一個損壞的過程，然而，由於電流流過的通路包括空穴電流流過的路徑，IH(=ID) ，圖12所示，就有可能產生高的電流密度，當VBE=IH*(Rp+Rc)>0.7V時，導通寄生的三極管。此狀態發生後，柵極不再能夠關斷FET的電流。同時，由於BVCEO通常低於MOSFET擊穿電壓，在弱的單元，產生電流熔絲效應，局部的不一致性首先產生寄生的三極管的導通。從基本的描述，可以得到：
• 高於臨界的電流密度時才發生失效，即便是短的低能量的高壓脈衝。
• 高的Rp值(源極下體夾擠電阻)和Rc值 (連接電阻)降低了UIS能力。
• 高的電流密度單元結構減小了電流路徑的長度。這也減小Rp，增加了失效發生的臨界的電流密度。
• 由於Rp和Rc都會隨著溫度的增加而增加，射-基的導通電壓隨著溫度增加而減小，UIS能力隨溫度增加而降低。
如果雪崩能力在低溫下長時間測量，消耗的能量Ipk/2*BV*tAV將會加熱器件，因此，失效的電流由此過程中器件達到的最高的溫度決定。由於大的硅片有大的散熱能力，在這樣的工作模式下，它們就具有更高的UIS能力。圖12示出了寄生的NPN和寄生的基極電阻Rp及Rc。
圖12:溝漕MOSFET單元結構
額定的雪崩能量
在電路的工作中，由於感應的電峰，功率MOSFET的電壓可能高於額定的VDS(MAX)。因此生產商通常定義了單個或可重複的額定值，而且對於出售的產品，許多生產商都會做100%的單脈衝測試。
在圖13的雪崩曲線中，使用時間可以得到典型的單脈衝額定值，這些是可以保證的性能參數，真正發生破壞的數值點高於這些值。正如所期望的，對於同樣的持續時間，雪崩能力隨溫度增加在降低。對於給定的起始結溫，由於雪崩過程中熱量增加，電流的能力隨雪朋時間的增加而降低。
這些曲線使用圖14的電路而得到，通過一個電感，測試的器件的電流敘坡上升。當器件關斷時，由於電流的電流不能突變，器件的電壓上升到器件的擊穿電壓。當器件關斷時，和電源V
dd串聯的開關也關斷，強迫電流由二極管續流。電感的電壓為–BV，促使電流敘坡向下衰減到0。使用不同的電感，可以得到不同的雪崩時間。能量，電流，時間和電感值之間的基本公式為：
圖13:雪崩時間，峰值電流和溫度的關係
圖14:測量UIS（雪崩）的電路
重複脈衝的額定值
如果重複UIS脈衝加到功率MOSFET，它的結溫將會有一個平均值的增加, 此平均值基於平均的功耗。同時伴隨著每一個脈衝的峰值溫度。當電流密度足夠大，峰值的溫度足夠高，器件將會產生和上面描述的單脈衝雪崩機理一樣的破壞。沒有其它的通用標準來定義重複脈衝的額定值。這裡說明兩種方法。
方法1: 選擇一個小電感，L=1μH, 脈衝佔空比0.01, f=100kHz。增加電流直到平均的溫度達到TJ =150C來設定電流IAR。或增加電流直到破壞發生，然後降額到一定的IAR額定值。這種方法的缺點僅僅依賴於某個電感和某個頻率。如果頻率增加，IAR下降。如果電感增加，IAR下降。事實上，如果頻率足夠低，以致於器件在每個脈衝後，可以回到起始的結溫TJ(25C)。良好的設計的功率MOSFET具有E
AR=EAS和IAR=IAS。
方法2: 不區分EAR, EAS和IAR, IAS，由於在足夠低的頻率時，它們具有相同的值。用戶在雪崩曲線上，對於更短的持續時間，可以使用時間來計算最大的允許雪崩電流。從平均的功耗P和熱阻來估計初始的結溫TJ。
11.dV/dt額定值
功率由於漏極過大dV/dt的失效有不同的原因。在每一種情況下，失效的產生是因為通過電阻Rp+Rc的偏移或導通電流，從而導致寄生的三極管導通，然後器件按照上面描述的同樣的機理，在雪崩破壞前而失效。
• 如果柵極通過電阻短路到源極，同時，在漏極和源極間加上快的dV/dt，偏移電流Coss*dV/dt流過源極，在電阻Rp+Rc產生足夠大的壓降，大於寄生三極管的VBE (0.7V)。由於許多先進的功率MOSFET具有低的Coss值，即使是10-50V/ns的dV/dt，電流也比較低，因此也不被認為是主要的破壞模式。然而，短路柵極和源極電阻較大，Crss*dV/dt的電流將產生足夠大的壓降，從而開通柵極，導致電流流過，如果電流不受控制，器件將損壞。
• 在體二極管反向恢復時，空穴電流將流出連接到源極的電阻Rp+Rc。當MOSFET的體二極管形成壓降時，這個電流甚至遠遠大於Coss*dV/dt的電流，它將累加到Coss*dV/dt的電流上流過。由於體二極管存儲的電荷，以及清除這些電荷的不一致性，可以看到，二極管的反向恢復dV/dt具有較低的值。再一次的，失效的機理是因為寄生的三極管的導通。如果柵極短路到源極的電阻太大，急劇的增加dV/dt電流的可能性增大，由於此電阻吸收Crss*dV/dt的電流，產生足夠大的壓降，因此MOSFET的柵極將被佔導通。
• 兩種模式的dV/dt失效都會隨溫度的增加而惡化。
12. 熱阻特性
結的校準
在測量任何器件的熱阻前，要製作校準曲線。每一個硅器件都有自己獨特的校準曲線，但是一旦確定，對於任何的封裝都是有效的。校準曲線是將器件看作一個二極管，強迫流過10mA的檢測電流，然後在每一個結溫下，測量正向壓降V
FSD。器件的取樣校準曲線如圖15所示。在接下來所做的熱阻測量中，同樣的，10mA的檢測電流將強迫流過器件，結溫將從相應的正向壓降來計算。
圖15:取樣的溫度校準曲線
結到環境/管腳/殼的熱阻
結到環境的熱阻RθJA定義為從器件的結到周圍環境的熱阻。結到管腳的熱阻RθJL定義為從器件的結到器件漏極管腳的熱阻。對於一些大的器件Ultra SO8，DFN5*6和更大器件，具有後背的裸露漏極的銅皮焊盤，必須測量RθJC。RθJC定義為器件的結到器件殼的熱阻。兩者都可以用下面公式計算：
其中，TJ是器件的結溫，它可以從測量不同結溫的正向壓降，然後從器件的結校準曲線得到。TX是環境，管腳或殼的溫度，取決於測量的是RθJA, RθJL還是RθJC，PD是器件的耗散功率，可以從輸入的電流和電壓來計算。
瞬態的加熱曲線，結到環境/殼
瞬態的熱曲線用來估計從瞬態功率損耗產生的瞬態溫升。這些曲線基於結到環境或結到殼。名義上，它們是器件結到環境或結到殼的特徵瞬態熱阻。
熱測量儀器使用不同的脈衝寬度值。可以從每一個單脈衝後測量正向壓降，然後從對應的曲線查到結溫。這測量的是單脈衝的瞬態熱曲線。基於單脈衝曲線，在瞬態熱加熱曲線組中，使用3或4階的RC網絡仿真，可以得到其它的曲線，如圖16所示。
圖16:基於結到環境測量的取樣的瞬態熱阻加熱曲線
13.耗散功率
耗散功率PD和PDSM是器件安全操作的最大允許功率。耗散功率可以用下式計算：
PD 為基於結到殼的熱阻。為了得到耗散功率PD，殼的溫度需要維持在25oC。PDSM為基於結到環境的熱阻。器件安裝在一個平方英寸，2oz的銅皮的PCB上，PDSM就是Tj溫度上升到150oC 的功耗。
14.安全工作區
SOA (FBSOA)曲線定義了最大的漏源極電壓值，漏極電流值，以保證器件在正向偏置時安全的工作。
圖17:最大的正向偏置安全工作區
右邊的垂直的邊界是最大的漏源極電壓VDS，上面水平的限制是最大的脈衝漏極電流IDM。左邊的斜線受漏源極的電阻RDS(ON)限制。中間的平行線是不同的脈衝寬度的最大的漏源極電流。這些電流由瞬態的熱阻所決定。
15. 額定電流
連續的漏極電流ID和IDSM
除了封裝的限制，連續的漏極電流ID和IDSM分別是PD 和PDSM對應的最大漏極電流。
殼溫度增加時，ID要基於所允許的減小的耗散功率而降額，如圖18所示。
圖18:額定電流和殼溫
封裝限制
連續的額定電流受下面兩個因素的限制：
1. 熱阻
2. 封裝
封裝限制通常是指連接線的電流處理能力。對於額定的連接線的電流限制，常用的方法是基於線的熔化溫度，這並不正確的原因在於：
1. 線的溫度不能超過220oC, 或導致塑料的成型混合物分解。
2. 在許多情況下，硅電阻高於線的電阻的10倍以上，大部分的熱產生於硅的表面，最熱點在硅片上。
硅的最大結溫低於220oC, 這也是為什麼連接線的熔化問題通常在許多情況下不存在的原因。連接線的熔化只有在器件損壞的時候才會發生。
脈衝漏極電流IDM
脈衝漏極電流是260μs電流脈衝的額定值，數據表上的這個值低於下面的兩個值：
(1).260μs電流脈衝時，真正的單脈衝的電流測量值。
(2).260μs脈衝寬度時，基於瞬態的熱阻的計算值。
關於MOSFET結構特點及應用，可以參考以下文章：
* 功率MOSFET結構及特點
* 功率MOSFET的應用問題分析
閱讀更多 小李半導體 的文章
